漢字點陣顯示與數(shù)字搶答器的VHDL程序設(shè)計（源代碼分享）
漢字點陣顯示VHDL源程序
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_arith.all;
entity hzxs is
port（clk1，clk2:in std_logic;
rd:out std_logic;
we： out std_logic;
ledw:out std_logic_vector（2 downto 0）;
d:out std_logic_vector（0 downto 7））;
end hzxs;
architecture hav of hzxs is
signal count:std_logic_vector（0 to 2）;
signal a： std_logic_vector（3 downto 0）;
begin
process（clk2）
begin
if clk2‘event and clk2=’1‘ then
count《=count+1;
end if;
ledw《=count;
a（2 downto 0）《=count;
end process;
process（clk1）
begin
if clk1’event and clk1=‘1’ then
a（3）《=not a（3）;
end if;
end process;
process（a）
begin
case a is
when“0000”=》d《=“10110100”;--數(shù)
when“0001”=》d《=“11111111”;
when“0010”=》d《=“01001010”;
when“0011”=》d《=“11011010”;
when“0100”=》d《=“11110110”;
when“0101”=》d《=“11100110”;
when“0110”=》d《=“01110110”;
when“0111”=》d《=“11011011”;
when“1000”=》d《=“00010000”;--字
when“1001”=》d《=“11111111”;
when“1010”=》d《=“11111101”;
when“1011”=》d《=“00001100”;
when“1100”=》d《=“11111111”;
when“1101”=》d《=“00010000”;
when“1110”=》d《=“00010000”;
when“1111”=》d《=“00001100”;
when others=》d《=“00000000”;
end case;
end process;
rd《=‘1’;
we《=‘0’;
end hav;
非常好我支持^.^
(0) 0%
不好我反對
(0) 0%
下載地址
漢字點陣顯示與數(shù)字搶答器的VHDL程序設(shè)計（源代碼分享）下載
相關(guān)電子資料下載
- fpga的開發(fā)流程有哪些步驟？fpga和嵌入式系統(tǒng)的區(qū)別在哪里？ 145
- 用VHDL語言創(chuàng)建一個8位算術(shù)邏輯單元(ALU) 50
- FPGA協(xié)處理的優(yōu)勢有哪些？如何去使用FPGA協(xié)處理？ 887
- 基于VHDL語言用FPGA制作SPI-ASI接口轉(zhuǎn)換器 677
- FPGA開發(fā)語言的選擇 62
- 什么是DFX技術(shù)？DFX設(shè)計一定要執(zhí)行設(shè)計規(guī)則檢查嗎？ 884
- 模型機控制信號產(chǎn)生邏輯VHDL 92
- eda技術(shù)與vhdl基礎(chǔ) eda的主要功能優(yōu)點 268
- 請問如何將C語言算法移植到FPGA上？ 321
- 強大的JTAG邊界掃描2-BSDL文件 179