動態(tài)
-
發(fā)布了文章 2022-07-01 01:24
虹科案例 | 如何以最少的軟件配置和干預(yù)來調(diào)查和監(jiān)控關(guān)鍵系統(tǒng)上的CANopen數(shù)據(jù)?
CANopen協(xié)議目前廣泛應(yīng)用于工業(yè)機器人、生產(chǎn)機械、特種車輛和醫(yī)療設(shè)備中。目前,大多數(shù)CANopen節(jié)點沒有內(nèi)置日志記錄或遠程信息處理功能,網(wǎng)絡(luò)只是在沒有“記憶”的情況下即時生成/使用數(shù)據(jù)。然而,隨著工業(yè)4.0、智能工廠和工業(yè)物聯(lián)網(wǎng)的興起和發(fā)展,利用好CANopen的數(shù)據(jù)有助于保持競爭力,其優(yōu)勢主要表現(xiàn)在進行預(yù)測性維護和避免故障、診斷罕見的問題和錯誤、提高596瀏覽量 -
發(fā)布了文章 2022-06-29 00:24
【虹科】5分鐘弄懂為什么IEEE 1588如此精確?
為什么IEEE1588如此精確?因為1個概念:硬件時間戳。因為由IEEE1588-2008定義的精確時間協(xié)議(PTP)通過在主時鐘和從時鐘之間交換信息來工作。圖1.顯示PTP主時鐘和PTP從時鐘之間信息交換的順序圖。Sync和Delay_Request消息的出發(fā)和到達時間被保存為四個時間戳t1-t4。Follow_Up和Delay_Response消息用于將1.2k瀏覽量 -
發(fā)布了文章 2022-06-29 00:22
虹科方案 | 在電力行業(yè)中,如何在HSR/PRP/PTP 網(wǎng)絡(luò)中經(jīng)濟高效地進行持續(xù)監(jiān)控?
摘要為了保障電力系統(tǒng)的穩(wěn)定運行,西班牙國家發(fā)電廠和輸電局(UTE)需要使用標(biāo)準工具記錄和監(jiān)控HSR/RPR網(wǎng)絡(luò)的流量。虹科RELY-REC是一種時間感知解決方案,可用于支持高可用性以太網(wǎng)、智能記錄和過濾的持續(xù)監(jiān)控。#案例背景現(xiàn)代自動化系統(tǒng)的復(fù)雜性不僅需要在設(shè)備投入使用之前進行調(diào)試,還需要持續(xù)監(jiān)控。因為如果發(fā)生意外情況,這種方法可以進行有效的取證分析,并基于大595瀏覽量 -
發(fā)布了文章 2022-06-24 00:22
虹科干貨 | 虹科Automation softPLC入門操作指南(5)——項目自動化
虹科KPAAutomationsoftPLC虹科KPAAutomationsoftPLC是為Linux、Xenomai、INtime、Windows等實時操作系統(tǒng)開發(fā)PLC的編程環(huán)境,十分適合需要使用IEC61131-3和PLCopen標(biāo)準的控制技術(shù)和進行PLC編程的用戶。本篇文章將介紹如何在虹科KPAAutomationsoftPLC中通過編寫自動化腳本來1.2k瀏覽量 -
上傳了資料 2022-06-22 14:59
-
發(fā)布了文章 2022-06-22 00:28
使用虹科port的GOAL中間件和RENESAS RZ/T2M推動實現(xiàn)下一代工廠自動化
背景當(dāng)今的工業(yè)自動化需要更快、更精確的電機控制,以及通過下一代工業(yè)以太網(wǎng)進行及時和無縫的通信,其中包括PROFINET-RT、EtherNet/IP、EtherCAT、POWERLINK、OPCUA和TSN時間敏感網(wǎng)絡(luò)的PROFINETCC-D/CC-LinkIETSN等。虹科的合作伙伴port推出的GOAL中間件與支持TSN的新一代RENESASRZ/T21k瀏覽量 -
發(fā)布了文章 2022-06-18 00:23
虹科干貨 | 如何測試與驗證復(fù)雜的FPGA設(shè)計(3)——硬件測試
仿真和驗證是開發(fā)任何高質(zhì)量的基于FPGA的RTL編碼過程的基礎(chǔ)。在前文中,我們介紹了面向?qū)嶓w/塊的仿真,并介紹了如何在虹科的IP核中執(zhí)行面向全局的仿真。前文回顧虹科干貨|如何測試與驗證復(fù)雜的FPGA設(shè)計(1)——面向?qū)嶓w或塊的仿真虹科干貨|如何測證復(fù)雜的FPGA設(shè)計(2)——如何在虹科的IP核中執(zhí)行面向全局的仿真盡管擴展的仿真計劃提供了良好的可信度,但仍有許1.7k瀏覽量 -
發(fā)布了文章 2022-06-15 00:22
-
發(fā)布了文章 2022-06-10 00:24
-
發(fā)布了文章 2022-06-10 00:22
虹科干貨 | 如何測試與驗證復(fù)雜的FPGA設(shè)計(1)——面向?qū)嶓w或塊的仿真
IP核的開發(fā)過程中,面臨著許多關(guān)鍵技術(shù),比如IP核的規(guī)格定義、基于接口的設(shè)計、IP核測試存取結(jié)構(gòu)標(biāo)準、IP核的驗證與打包等。對于IP核的驗證,主要是建立參照模型和測試平臺,然后進行回歸測試和形式驗證。這里參照的模型主要用于對系統(tǒng)功能進行驗證以及和RTL模型的對照驗證,該模型主要用VerilogHDL等語言來構(gòu)造。測試平臺的建立與子模塊設(shè)計并行,搭建驗證環(huán)境和805瀏覽量