安路FPGA極簡(jiǎn)開(kāi)發(fā)板是專門(mén)針對(duì)數(shù)字電路課程開(kāi)發(fā)的，核心板不追求大而全，但已經(jīng)覆蓋數(shù)電課程的基礎(chǔ)需求、簡(jiǎn)單易用并擁有較強(qiáng)的擴(kuò)展性，結(jié)合學(xué)校一線教學(xué)經(jīng)驗(yàn)和國(guó)產(chǎn)化趨勢(shì)，我們將開(kāi)發(fā)板的核心芯片型號(hào)選定為安路科技的EG4S20BG256，它資源豐富且管腳多；在外圍功能模塊的設(shè)計(jì)上，則以簡(jiǎn)潔直觀、小巧易攜帶為目標(biāo)，主要包括以下幾類模塊：板載USB-JTAG電路，實(shí)現(xiàn)一根線供電和調(diào)試；輸出顯示類，如LED燈、數(shù)碼管；輸入操作類的，如矩陣按鍵、撥動(dòng)開(kāi)關(guān)；發(fā)聲及音頻類的，如蜂鳴器；對(duì)外通信接口類的，如UART轉(zhuǎn)USB接口；存儲(chǔ)器類的，如FLASH存儲(chǔ)器、SDRAM存儲(chǔ)器；模數(shù)混合類的，如ADC和DAC
安路科技的 EG4S20 FPGA，是基于安路成熟可靠的低成本、低功耗可編程FPGA—EG4X20，采用最新的 3D 合封技術(shù)，與一塊 2M X 32bits 的 SDRAM 合封而成。EG4S20 既有尺寸更小，更簡(jiǎn)單可靠的QFN封裝，又有用戶可用 IO 更多的 BGA 封裝。更大的內(nèi)嵌存儲(chǔ)容量，特別適用于大容量，高速數(shù)據(jù)的采集、傳輸和變換等應(yīng)用。特色優(yōu)勢(shì)? 多品種，大容量的內(nèi)置存儲(chǔ)空間? 內(nèi)置 64Mb SDRAM 存儲(chǔ)空間，32 位數(shù)據(jù)總線寬度，最高 200Mhz 工作頻率，最大讀寫(xiě)帶寬高達(dá) 800MB/s? 內(nèi)置 64 塊 ERAM9K 隨機(jī)讀寫(xiě) RAM，可配置為真雙口，簡(jiǎn)單雙口,單口RAM 和FIFO 工作模式，位寬可配置為 512x18, 1Kx9, 2Kx4, 4Kx2, 8Kx1, 最高頻率220Mhz? 內(nèi)置 16 塊 32Kb RAM，可配置為單口 RAM,雙口 RAM，可獨(dú)立配置為2Kx16 或者4Kx8? 更小封裝，更多 IO, 更利于 PCB 布線的引腳排布? 支持 True LVDS，最高頻率 800Mbps? BGA256 封裝為 1.0mm 引腳間距，封裝尺寸 17mm X 17mm? QFN88 封裝為 0.4mm 引腳間距，10mm X 10mm? CSG324 封裝為 0.8mm 引腳間距，封裝尺寸 15mm X 15mm? 優(yōu)化的引腳排布，只需要兩層 PCB 即可輕松使用器件所有 IO? 支持簡(jiǎn)單低成本的 SPI FLASH 配置；上電配置后，F(xiàn)LASH 可開(kāi)放給用戶使用。? 集成多種專用 IP? 集成電源監(jiān)控模塊，可對(duì)指定 BANK 電壓監(jiān)控? 集成內(nèi)部環(huán)型振蕩器SALEAGLE?4S20 FPGA 數(shù)據(jù)手冊(cè)DS301_2.7.2 www.anlogic.com 32022.3 Confidential2 EG4S20 架構(gòu)介紹同 EG4X20，詳情請(qǐng)參考 EG4 系列 FPGA 數(shù)據(jù)手冊(cè)3 EG4S20 交直流特性同 EG4X20，詳情請(qǐng)參考 EG4 系列 FPGA 數(shù)據(jù)手冊(cè)4 EG4S20 內(nèi)部 SDRAMEG4S20 內(nèi)嵌一片 2M x 32bit 的 SDRAM（EM638325），最高 200Mhz 工作頻率，最大讀寫(xiě)帶寬高達(dá)800MB/s。SDRAM 與 FPGA 通過(guò)軟件深度整合，所以如果要使用 SDRAM，只需要在IP generate 中例化，或者在頂層實(shí)例化如下 IP 模塊即可。該 IP 的原型如下：EG_PHY_SDRAM_2M_32 U_EG_PHY_SDRAM_2M_32(.clk(SD_CLK), // SDRAM 時(shí)鐘 1bit 位寬.ras_n(SD_RAS_N), // SDRAM 行選通 1bit 位寬.cas_n(SD_CAN_N), //SDRAM 列選通 1bit 位寬.we_n(SD_WE_N), //SDRAM 寫(xiě)使能 1bit 位寬.addr(SD_SA), //SDRAM 地址 11bits 位寬.ba(SD_BA), // SDRAM BANK 地址 2bits 位寬.dq(SD_DQ), //SDRAM 數(shù)據(jù) 32bits 位寬.cke(SD_CKE), // SDRAM 時(shí)鐘使能1bit 位寬.dm(4'b0) //SDRAM 數(shù)據(jù)屏蔽 4bit 位寬
靈活的邏輯結(jié)構(gòu)
?19600 個(gè) LUTs，用戶 IO 數(shù)量 193 個(gè)
低功耗器件
?先進(jìn)的 55nm 低功耗工藝
?靜態(tài)功耗低至 5mA
支持分布式和嵌入式存儲(chǔ)器
?156 Kbits 分布存儲(chǔ)器（Distribute RAM）
?1 Mbits 嵌入塊存儲(chǔ)器（Block RAM 簡(jiǎn)稱 BRAM）包括：
- 64 個(gè) 9 Kbits BRAM，可配置為真雙口，8Kx1 到 512x18 模式
- 16 個(gè) 32 Kbits BRAM，可配置為真雙口，可設(shè)置為 2K*16 或 4K*8
- 專用 FIFO 控制邏輯
內(nèi)置大容量存儲(chǔ)器
?內(nèi)置 2M*32bits SDR SDRAM，最高工作時(shí)鐘 200MHz
可配置邏輯模塊 (PLBs)
?優(yōu)化的的 LUT4/LUT5 組合設(shè)計(jì)
?雙端口分布式存儲(chǔ)器
?支持算數(shù)邏輯運(yùn)算
?快速進(jìn)位鏈邏輯
源同步輸入 / 輸出接口
?輸入 // 輸出單元包含 DDR 寄存器
· Generic DDRx1
· Generic DDRx2
高性能，靈活的輸入 / 輸出緩沖器
?支持 LVTTL、LVCMOS (3.3/2.5/1.8V/1.5/1.2V)、PCI
?支持 LVDS，Bus-LVDS, MLVDS, RSDS, LVPECL
?支持熱插拔
?可配置上拉 / 下拉模式
?片內(nèi) 100 歐姆差分電阻
時(shí)鐘資源
?針對(duì)高速 I/O 接口設(shè)計(jì)的 2 路 IOCLK
?16 路全局時(shí)鐘
?支持 4 個(gè) PLLs 用于頻率綜合
?5 路時(shí)鐘輸出
?分頻系數(shù) 1 到 128
?支持 5 路時(shí)鐘輸出級(jí)聯(lián)
?動(dòng)態(tài)相位選擇
配置模式
?主模式串行 SPI (MSPI)
?從模式串行 (SS)
?主模式并行 x8 (MP)
?從模式并行 x8 (SP)
?JTAG 模式 (IEEE-1532)
每個(gè)芯片擁有的 64 位 DNA
嵌入式硬核 IP
?8 通道 12 位 1MSPS SAR ADC
?集成電壓監(jiān)控模塊
?內(nèi)置環(huán)形振蕩器
