LFE5U-45F-6BG554C ，LATTICE(萊迪思)，F(xiàn)PGA器件
2025-06-26 10:23
1. 總體描述
ECP5?/ECP5-5G? 系列 FPGA 器件經(jīng)過(guò)優(yōu)化，能夠在經(jīng)濟(jì)型 FPGA 結(jié)構(gòu)中提供高性能特性，例如增強(qiáng)型 DSP 架構(gòu)、高速 SERDES（串行器/解串器）以及高速源同步接口。通過(guò)在器件架構(gòu)方面的進(jìn)步以及采用 40 納米技術(shù)，實(shí)現(xiàn)了這一組合，使這些器件適用于高產(chǎn)量、高速度和低成本的應(yīng)用。
ECP5/ECP5-5G 器件系列的查找表（LUT）容量可達(dá) 84K 邏輯單元，并支持多達(dá) 365 個(gè)用戶 I/O。ECP5/ECP5-5G 器件系列還提供多達(dá) 156 個(gè) 18×18 乘法器以及廣泛的并行 I/O 標(biāo)準(zhǔn)。
ECP5/ECP5-5G FPGA 結(jié)構(gòu)在優(yōu)化高性能的同時(shí)，兼顧了低功耗和低成本。這ECP5/ECP5-5G 器件采用可重構(gòu) SRAM 邏輯技術(shù)，并提供諸如基于查找表的邏輯、分布式和嵌入式存儲(chǔ)器、鎖相環(huán)（PLL）、延遲鎖相環(huán)（DLL）、預(yù)設(shè)計(jì)的源同步 I/O 支持、增強(qiáng)型 sysDSP 切片以及高級(jí)配置支持（包括加密和雙啟動(dòng)功能）等流行構(gòu)建模塊。
ECP5/ECP5-5G 器件系列中實(shí)現(xiàn)的預(yù)設(shè)計(jì)源同步邏輯支持廣泛的接口標(biāo)準(zhǔn)，包括 DDR2/3、LPDDR2/3、XGMII 和 7:1 LVDS。ECP5/ECP5-5G 器件系列還具有高速 SERDES，帶有專用物理編碼子層（PCS）功能。高抖動(dòng)容限和低傳輸抖動(dòng)使 SERDES 加上 PCS 塊能夠配置為支持一系列流行的數(shù)據(jù)協(xié)議，包括 PCI Express、以太網(wǎng)（XAUI、GbE 和 SGMII）和 CPRI。帶有前游和后游的傳輸去加重以及接收均衡設(shè)置使 SERDES 適合在各種形式的介質(zhì)上進(jìn)行傳輸和接收。
ECP5/ECP5-5G 器件還提供靈活、可靠和安全的配置選項(xiàng)，例如雙啟動(dòng)能力、位流加密和TransFR 字段升級(jí)特性。
ECP5-5G 系列設(shè)備在 SERDES 方面相較于 ECP5UM 設(shè)備有所增強(qiáng)。這些
增強(qiáng)功能將 SERDES 的性能提升至高達(dá) 5 Gb/s 的數(shù)據(jù)速率。ECP5-5G 系列器件與 ECP5UM 器件引腳對(duì)引腳兼容。這為您從 ECP5UM 遷移到 ECP5-5G 器件以獲得更高性能提供了遷移路徑。Lattice Diamond? 設(shè)計(jì)軟件允許使用 ECP5/ECP5-5G FPGA 系列高效實(shí)現(xiàn)大型復(fù)雜設(shè)計(jì)。ECP5/ECP5-5G 器件的綜合庫(kù)支持適用于流行的邏輯綜合工具。Diamond 工具使用綜合工具的輸出以及其布局規(guī)劃工具的約束條件，在 ECP5/ECP5-5G 器件中對(duì)設(shè)計(jì)進(jìn)行布局布線。這些工具從布線中提取時(shí)序，并將其反注回到設(shè)計(jì)中以進(jìn)行時(shí)序驗(yàn)證。Lattice 為 ECP5/ECP5-5G 系列提供了許多預(yù)先設(shè)計(jì)好的 IP（知識(shí)產(chǎn)權(quán)）模塊。通過(guò)使用這些可配置的軟核 IP 作為標(biāo)準(zhǔn)化模塊，設(shè)計(jì)人員可以專注于設(shè)計(jì)的獨(dú)特方面，從而提高其生產(chǎn)力。
1.1. 特點(diǎn)
? 更高的邏輯密度以實(shí)現(xiàn)更高的系統(tǒng)集成度
? 12K 至 84K 查找表（LUT）
? 197 至 365 個(gè)用戶可編程輸入/輸出
? 嵌入式串行器/解串器（SERDES）
? 270 Mb/s 至 3.2 Gb/s 的 SERDES 接口（ECP5）
? 270 Mb/s 至 5.0 Gb/s 的 SERDES 接口（ECP5-5G）
? 支持 eDP 的 RDR（1.62 Gb/s）和 HDR（2.7 Gb/s）
? 每個(gè)器件最多四個(gè)通道：PCI Express、以太網(wǎng)（1GbE、SGMII、XAUI）和 CPRI
? sysDSP?
? 完全級(jí)聯(lián)的切片架構(gòu)
? 12 至 160 個(gè)切片用于高性能乘法和累加
? 強(qiáng)大的 54 位算術(shù)邏輯單元（ALU）操作
? 時(shí)分復(fù)用 MAC 共享
? 四舍五入和截?cái)?/p>
? 每個(gè)切片支持
? 半個(gè) 36×36、兩個(gè) 18×18 或四個(gè) 9×9 乘法器
? 高級(jí) 18×36 MAC 和 18×18 乘法-乘法-累加（MMAC）操作
? 靈活的內(nèi)存資源
? 最多 3.744 Mb 的 sysMEM? 嵌入式塊 RAM（EBR）
? 194K 至 669K 位分布式 RAM
? sysCLOCK 模擬鎖相環(huán)（PLL）和延遲鎖相環(huán)（DLL）
? LFE5-45 和 LFE5-85 中有四個(gè) DLL 和四個(gè) PLL；LFE5-25 和 LFE5-12 中有兩個(gè) DLL 和兩個(gè) PLL
? 預(yù)設(shè)計(jì)的源同步 I/O
? I/O 單元中的 DDR 寄存器
? 專用的讀/寫(xiě)對(duì)齊功能
? 專用的齒輪邏輯
? 支持源同步標(biāo)準(zhǔn)
? ADC/DAC、7：1 LVDS、XGMII? 高速 ADC/DAC 設(shè)備
? 專用 DDR2/DDR3 和 LPDDR2/LPDDR3 內(nèi)存支持，帶 DQS 邏輯，數(shù)據(jù)速率達(dá) 800 Mb/s
? 可編程 sysI/O? 緩沖器支持多種接口
? 片上終端
? LVTTL 和 LVCMOS 33/25/18/15/12
? SSTL 18/15 I、II
? HSUL12
? LVDS、Bus-LVDS、LVPECL、RSDS、MLVDS
? 子 LVDS 和 SLVS、SoftIP MIPI D-PHY 接收器/發(fā)送器接口
? 靈活的設(shè)備配置
? 配置 I/O 共享存儲(chǔ)體
? SPI 引導(dǎo)閃存接口
? 支持雙引導(dǎo)映像
? 從 SPI
? TransFR? I/O 用于簡(jiǎn)單的現(xiàn)場(chǎng)更新
? 單粒子翻轉(zhuǎn)（SEU）緩解支持
? 軟錯(cuò)誤檢測(cè) - 嵌入式硬宏
? 軟錯(cuò)誤校正 - 不中斷用戶操作
? 軟錯(cuò)誤注入 - 模擬 SEU 事件以調(diào)試系統(tǒng)錯(cuò)誤處理
? 系統(tǒng)級(jí)支持
? 符合 IEEE 1149.1 和 IEEE 1532 標(biāo)準(zhǔn)
? Reveal 邏輯分析儀
? 片上振蕩器用于初始化和一般用途
? ECP5 的 V 核心電源，ECP5UM5G 的 1.2 V 核心電源
