如圖7,標(biāo)明了Address/Command組所選的布線拓?fù)鋱D。布線注意點(diǎn)如下：

　?、?總布線長( A - B - C - D ) 等長， 且與CLK間的長度誤差控制在一定范圍內(nèi)。

　?、贒段(D1,D2,D3,D4)的布線要等長。

　　圖7 Address/Command數(shù)據(jù)組的布線拓?fù)鋱D

　　3.8 等長布線的設(shè)計(jì)方法

　　為實(shí)現(xiàn)DATA組、Address/Command組等網(wǎng)線的等長控制，可以采用曲線(或稱矩形線)的布線方法。但若曲線的長度過長或曲線間寬度DM過短，會因?yàn)殡姶艌鲩g的耦合導(dǎo)致信號的傳輸延遲短于預(yù)想時(shí)間，過早被傳送到接收端，造成信號傳輸不等時(shí)的現(xiàn)象。

　　3.9 電源與地的布線方法

　　DDR200所使用的電源有2.5V、3.3V、Vref、Vtt等。布線注意點(diǎn)如下：

　?、賄ref作為輸入Buffer用的基準(zhǔn)電壓，要避免混入其他信號的噪音。布線時(shí)要同時(shí)注意同層信號間的耦合及相鄰上下層間的耦合問題。還要避免跟Vtt(終端電壓)的互相干擾。尤其在本例的疊層結(jié)構(gòu)中，要注意與第3層CLK線的層間耦合影響。

　?、跒榻档蚔tt的走線阻抗，盡可能增加布線寬度，推薦鋪電源面。

　　4 結(jié)語

　　本文在DDR200工作原理的基礎(chǔ)上介紹了實(shí)現(xiàn)設(shè)備高性能的PCB設(shè)計(jì)方法。如今數(shù)字電路已經(jīng)出現(xiàn)了更高速的DDR2 及DDR3,希望本文的設(shè)計(jì)思路及高速信號的布線方法能對大家的設(shè)計(jì)有所幫助。