8086引腳圖及功能

　　⑴AD15～AD0（addressdatabus）：地址/數(shù)據(jù)總線，雙向，三態(tài)。

　　這是一組采用分時(shí)的方法傳送地址或數(shù)據(jù)的復(fù)用引腳。根據(jù)不同時(shí)鐘周期的要求，決定當(dāng)前是傳送要訪問(wèn)的存儲(chǔ)單元或I/O端口的低16位地址，還是傳送16位數(shù)據(jù)，或是處于高阻狀態(tài)。

　?、艫19/S6～A16/S3（address/status）：地址/狀態(tài)信號(hào)，輸出，三態(tài)。

　　這是采用分時(shí)的方法傳送地址或狀態(tài)的復(fù)用引腳。其中A19～A16為20位地址總線的高4位地址，S6～S3是狀態(tài)信號(hào)。S6表示CPU與總線連接的情況，S5指示當(dāng)前中斷允許標(biāo)志IF的狀態(tài)。S4，S3的代碼組合用來(lái)指明當(dāng)前正在使用的段寄存器。S4，S3的代碼組合及對(duì)應(yīng)段寄存器的情況。

　　⑶BHE（低）/S7（bushighenable/status）：允許總線高8位數(shù)據(jù)傳送/狀態(tài)信號(hào)，輸出，三態(tài)。

　　為總線高8位數(shù)據(jù)允許信號(hào)，當(dāng)?shù)碗娖接行r(shí)，表明在高8位數(shù)據(jù)總線D15～D8上傳送1個(gè)字節(jié)的數(shù)據(jù)。S7為設(shè)備的狀態(tài)信號(hào)。

　?、萊D/（read）：讀信號(hào)，輸出，三態(tài)，低電平有效。

　　信號(hào)低電平有效時(shí)，表示CPU正在進(jìn)行讀存儲(chǔ)器或讀I/O端口的操作。

　?、蒖EADY（ready）：準(zhǔn)備就緒信號(hào)，輸入，高電平有效。

　　READY信號(hào)用來(lái)實(shí)現(xiàn)CPU與存儲(chǔ)器或I/O端口之間的時(shí)序匹配。當(dāng)READY信號(hào)高電平有效時(shí)，表示CPU要訪問(wèn)的存儲(chǔ)器或I/O端口已經(jīng)作好了輸入/輸出數(shù)據(jù)的準(zhǔn)備工作，CPU可以進(jìn)行讀/寫(xiě)操作。當(dāng)READY信號(hào)為低電平時(shí)，則表示存儲(chǔ)器或I/O端口還未準(zhǔn)備就緒，CPU需要插入若干個(gè)“TW狀態(tài)”進(jìn)行等待。

　　⑹INTR（interruptrequest）：可屏蔽中斷請(qǐng)求信號(hào)，輸入，高電平有效。

　　8086CPU在每條指令執(zhí)行到最后一個(gè)時(shí)鐘周期時(shí)，都要檢測(cè)INTR引腳信號(hào)。INTR為高電平時(shí)，表明有I/O設(shè)備向CPU申請(qǐng)中斷，若IF=1，CPU則會(huì)響應(yīng)中斷，停止當(dāng)前的操作，為申請(qǐng)中斷的I/O設(shè)備服務(wù)。

　　⑺TEST/（test）：等待測(cè)試控制信號(hào)，輸入，低電平有效。

　　信號(hào)用來(lái)支持構(gòu)成多處理器系統(tǒng)，實(shí)現(xiàn)8086CPU與協(xié)處理器之間同步協(xié)調(diào)的功能，只有當(dāng)CPU執(zhí)行WAIT指令時(shí)才使用。

　?、蘊(yùn)MI（non-maskableinterrupt）：非屏蔽中斷請(qǐng)求信號(hào)，輸入，高電平有效。

　　當(dāng)NMI引腳上有一個(gè)上升沿有效的觸發(fā)信號(hào)時(shí)，表明CPU內(nèi)部或I/O設(shè)備提出了非屏蔽的中斷請(qǐng)求，CPU會(huì)在結(jié)束當(dāng)前所執(zhí)行的指令后，立即響應(yīng)中斷請(qǐng)求。

　?、蚏ESET（reset）：復(fù)位信號(hào)，輸入，高電平有效。

　　RESET信號(hào)有效時(shí)，CPU立即結(jié)束現(xiàn)行操作，處于復(fù)位狀態(tài)，初始化所有的內(nèi)部寄存器。復(fù)位后各內(nèi)部寄存器的狀態(tài)，當(dāng)RESET信號(hào)由高電平變?yōu)榈碗娖綍r(shí)，CPU從FFFF0H地址開(kāi)始重新啟動(dòng)執(zhí)行程序。

　?、蜟LK（clock）：時(shí)鐘信號(hào)，輸入。

　　CLK為CPU提供基本的定時(shí)脈沖信號(hào)。8086CPU一般使用時(shí)鐘發(fā)生器8284A來(lái)產(chǎn)生時(shí)鐘信號(hào)，時(shí)鐘頻率為5MHz～8MHz，占空比為1:3。

　?、蟅CC電源輸入引腳。

　　8086CPU采用單一+5V電源供電。

　?、蠫ND：接地引腳。

　?、袽N/MX/（minimum/maximum）：最小/最大模式輸入控制信號(hào)。

　　引腳用來(lái)設(shè)置8086CPU的工作模式。當(dāng)為高電平（接+5V）時(shí)，CPU工作在最小模式；當(dāng)為低電平（接地）時(shí)，CPU工作在最大模式。

　　CPU工作于最小模式時(shí)使用的引腳信號(hào)

　　當(dāng)引腳接高電平時(shí)，CPU工作于最小模式。此時(shí)，引腳信號(hào)24～31的含義及其功能如下。

　?、臡/IO/（memoryI/Oselect）：存儲(chǔ)器、I/O端口選擇控制信號(hào)。

　　信號(hào)指明當(dāng)前CPU是選擇訪問(wèn)存儲(chǔ)器還是訪問(wèn)I/O端口。為高電平時(shí)，訪問(wèn)存儲(chǔ)器，表示當(dāng)前要進(jìn)行CPU與存儲(chǔ)器之間的數(shù)據(jù)傳送。為低電平時(shí)，訪問(wèn)I/O端口，表示當(dāng)前要進(jìn)行CPU與I/O端口之間的數(shù)據(jù)傳送。

　?、芖R/（write）：寫(xiě)信號(hào)，輸出，低電平有效。

　　信號(hào)有效時(shí)，表明CPU正在執(zhí)行寫(xiě)總線周期，同時(shí)由信號(hào)決定是對(duì)存儲(chǔ)器還是對(duì)I/O端口執(zhí)行寫(xiě)操作。

　　⑶INTA/（interruptacknowledge）：可屏蔽中斷響應(yīng)信號(hào)，輸出，低電平有效。

　　CPU通過(guò)信號(hào)對(duì)外設(shè)提出的可屏蔽中斷請(qǐng)求做出響應(yīng)。為低電平時(shí)，表示CPU已經(jīng)響應(yīng)外設(shè)的中斷請(qǐng)求，即將執(zhí)行中斷服務(wù)程序。

　　⑷ALE（addresslockenable）：地址鎖存允許信號(hào)，輸出，高電平有效。

　　CPU利用ALE信號(hào)可以把AD15～AD0地址/數(shù)據(jù)、A19/S6～A16/S3地址/狀態(tài)線上的地址信息鎖存在地址鎖存器中。

　?、蒁T/（datatransmitorreceive）：數(shù)據(jù)發(fā)送/接收信號(hào)，輸出，三態(tài)。

　　DT/信號(hào)用來(lái)控制數(shù)據(jù)傳送的方向。DT/為高電平時(shí)，CPU發(fā)送數(shù)據(jù)到存儲(chǔ)器或I/O端口；DT/為低電平時(shí)，CPU接收來(lái)自存儲(chǔ)器或I/O端口的數(shù)據(jù)。⑹DEN/（dataenable）：數(shù)據(jù)允許控制信號(hào)，輸出，三態(tài)，低電平有效。

　　信號(hào)用作總線收發(fā)器的選通控制信號(hào)。當(dāng)為低電平時(shí)，表明CPU進(jìn)行數(shù)據(jù)的讀/寫(xiě)操作。

　?、薍OLD（busholdrequest）：總線保持請(qǐng)求信號(hào)，輸入，高電平有效。

　　在DMA數(shù)據(jù)傳送方式中，由總線控制器8237A發(fā)出一個(gè)高電平有效的總線請(qǐng)求信號(hào)，通過(guò)HOLD引腳輸入到CPU，請(qǐng)求CPU讓出總線控制權(quán)。

　　⑻HLDA（holdacknowledge）：總線保持響應(yīng)信號(hào)，輸出，高電平有效。

　　HLDA是與HOLD配合使用的聯(lián)絡(luò)信號(hào)。在HLDA有效期間，HLDA引腳輸出一個(gè)高電平有效的響應(yīng)信號(hào)，同時(shí)總線將處于浮空狀態(tài)，CPU讓出對(duì)總線的控制權(quán)，將其交付給申請(qǐng)使用總線的8237A控制器使用，總線使用完后，會(huì)使HOLD信號(hào)變?yōu)榈碗娖?，CPU又重新獲得對(duì)總線的控制權(quán)。

　　CPU工作于最大模式時(shí)使用的引腳信號(hào)

　　當(dāng)引腳接低電平時(shí)，CPU工作于最大模式。此時(shí)，引腳信號(hào)24～31的含義及其功能如下。

　?、臩2，S1，S0（statussignals）：總線周期狀態(tài)信號(hào)，輸出，低電平有效。

　?、芌Q/，GT/（request/grant）：總線請(qǐng)求允許信號(hào)輸入/總線請(qǐng)求允許輸出信號(hào)，雙向，低電平有效。

　　該信號(hào)用以取代最小模式時(shí)的HOLD/HLDA兩個(gè)信號(hào)的功能，是特意為多處理器系統(tǒng)而設(shè)計(jì)的。當(dāng)系統(tǒng)中某一部件要求獲得總線控制權(quán)時(shí)，就通過(guò)此信號(hào)線向8086CPU發(fā)出總線請(qǐng)求信號(hào)，若CPU響應(yīng)總線請(qǐng)求，就通過(guò)同一引腳發(fā)回響應(yīng)信號(hào)，允許總線請(qǐng)求，表明8086CPU已放棄對(duì)總線的控制權(quán)，將總線控制權(quán)交給提出總線請(qǐng)求的部件使用。RQ/GT0優(yōu)先級(jí)高于RQ/GT1。

　　⑶LOCK/（lock）總線封鎖信號(hào)，輸出，低電平有效。

　　信號(hào)有效時(shí)，表示此時(shí)8086CPU不允許其他總線部件占用總線。

　?、萉S1，QS0（queuestatus）：指令隊(duì)列狀態(tài)信號(hào)，輸出。

　　QS1和QS0信號(hào)的組合可以指示總線接口部件BIU中指令隊(duì)列的狀態(tài)，以便其他處理器監(jiān)視、跟蹤指令隊(duì)列的狀態(tài)。