8086簡介

　　Intel8086是一個(gè)由Intel于1978年所設(shè)計(jì)的16位微處理器芯片，是x86架構(gòu)的鼻祖。Intel8086擁有四個(gè)16位的通用寄存器，也能夠當(dāng)作八個(gè)8位寄存器來存取，以及四個(gè)16位索引寄存器（包含了堆棧指標(biāo)）。資料寄存器通常由指令隱含地使用，針對暫存值需要復(fù)雜的寄存器配置。它提供64K8位元的輸出輸入（或32K16位元），以及固定的向量中斷。大部分的指令只能夠存取一個(gè)內(nèi)存位址，所以其中一個(gè)操作數(shù)必須是一個(gè)寄存器。運(yùn)算結(jié)果會(huì)儲(chǔ)存在操作數(shù)中的一個(gè)寄存器。

　　8086的性能特點(diǎn)

　　16位的內(nèi)部結(jié)構(gòu)，16位雙向數(shù)據(jù)信號線；?

　　20位地址信號線，可尋址1M字節(jié)存儲(chǔ)單元；

　　較強(qiáng)的指令系統(tǒng)；

　　利用第16位的地址總線來進(jìn)行I/O端口尋址，可尋址64K個(gè)I/O端口；

　　中斷功能強(qiáng)，可處理內(nèi)部軟件中斷和外部中斷，中斷源可達(dá)256個(gè)；?

　　單一的＋5V電源，單相時(shí)鐘5MHz。

　　另外，Intel公司同期推出的Intel8088微處理器一種準(zhǔn)16位微處理器，其內(nèi)部寄存器，內(nèi)部操作等均按16位處理器設(shè)計(jì)，與Intel8088微處理器基本上相同，不同的是其對外的數(shù)據(jù)線只有8位，目的是為了方便地與8位I/O接口芯片相兼容。

　　8086的組成部分

　　1、總線接口部件BIU

　　總線接口單元的功能：

　　從內(nèi)存中取指令到指令預(yù)取隊(duì)列

　　負(fù)責(zé)與內(nèi)存或輸入/輸出接口之間的數(shù)據(jù)傳送

　　在執(zhí)行轉(zhuǎn)移程序時(shí)，BIU使指令預(yù)取隊(duì)列復(fù)位，從指定的新地址取指令，并立即傳給執(zhí)行單元執(zhí)行。

　　2、執(zhí)行部件EU

　　執(zhí)行單元的功能：

　　指令譯碼

　　指令執(zhí)行————————-在ALU中完成

　　暫存中間運(yùn)算結(jié)果—————-通用寄存器

　　保存運(yùn)算結(jié)果特征—————-標(biāo)志寄存器flags

　　存儲(chǔ)器組織

　　1.存儲(chǔ)容量

　　8086有20根地址總線，因此，它可以直接尋址的存儲(chǔ)器單元數(shù)為220=1Mbyte

　　2.物理地址

　　8086可直接尋址1Mbyte的存儲(chǔ)空間，其地址區(qū)域?yàn)?0000H—FFFFFH，與存儲(chǔ)單元一一對應(yīng)的20位地址，我們稱之為存儲(chǔ)單元的物理地址。3.存儲(chǔ)器的分段及段地址

　　由于CPU內(nèi)部的寄存器都是16位的，為了能夠提供20位的物理地址，系統(tǒng)中采用了存儲(chǔ)器分段的方法。規(guī)定存儲(chǔ)器的一個(gè)段為64KB，由段寄存器來確定存儲(chǔ)單元的段地址，由指令提供該單元相對于相應(yīng)段起始地址的16位偏移量。

　　這樣，系統(tǒng)的整個(gè)存儲(chǔ)空間可分為16個(gè)互不重疊的邏輯段，如圖2-3所示。存儲(chǔ)器的每個(gè)段的容量為64KB，并允許在整個(gè)存儲(chǔ)空間內(nèi)浮動(dòng)，即段與段之間可以部分重疊、完全重疊、連續(xù)排列，非常靈活，如圖2-4所示。

　　4.偏移地址

　　偏移地址是某存儲(chǔ)單元相對其所在段起始位臵的偏移字節(jié)數(shù)，或簡稱偏移量。它是一個(gè)16位的地址，根據(jù)指令的不同，它可以來自于CPU中不同的16位寄存器（IP、SP、BP、SI、DI、BX等）。

　　5.物理地址的形成

　　物理地址是由段地址與偏移地址共同決定的，段地址來自于段寄存器（CS、DS、ES、SS），是十六位地址，由段地址及偏移地址計(jì)算物理地址的表達(dá)式如下：

　　物理地址=段地址×16+偏移地址

　　例如：系統(tǒng)啟動(dòng)后，指令的物理地址由CS的內(nèi)容與IP的內(nèi)容共同決定，由于系統(tǒng)啟動(dòng)的CS=0FFFFH，IP=0000H，所以初始指令的物理地址為0FFFF0H，我們可以在0FFFF0H單元開始的幾個(gè)單元中，固化一條無條件轉(zhuǎn)移指令的代碼，即轉(zhuǎn)移到系統(tǒng)初始化程序部分。

　　6.存儲(chǔ)器分段組織帶來存儲(chǔ)器管理的新特點(diǎn)

　　首先，在程序代碼量、數(shù)據(jù)量不是太大的情況下，可使它們處于同一段內(nèi)，即使它們在64Kbyte的范圍內(nèi)，這樣可以減少指令的長度，提高指令運(yùn)行的速度；

　　其次，內(nèi)存分段為程序的浮動(dòng)分配創(chuàng)造了條件；

　　第三，物理地址與形式地址并不是一一對應(yīng)的，舉例：6832H：1280H，物理地址為695A0H。

　　第四，各個(gè)分段之間可以重疊

　　7.特殊的內(nèi)存區(qū)域

　　8088/8086系統(tǒng)中，有些內(nèi)存區(qū)域的作用是固定的，用戶不能隨便使用，如：中斷矢量區(qū)：00000H—003FFH共1K字節(jié)，用以存放256種中斷類型的中斷矢量，每個(gè)中斷矢量占用4個(gè)字節(jié)，共256×4=1024=1K顯示緩沖區(qū)：B0000H—B0F9FH約4000（25×80×2）字節(jié)，是單色顯示器的顯示緩沖區(qū)，存放文本方式下，所顯示字符的ASCII碼及屬性碼；B8000H—BBF3FH約16K字節(jié)，是彩色顯示器的顯示緩沖區(qū)，存放圖形方式下，屏幕顯示象素的代碼。

　　啟動(dòng)區(qū)：FFFF0H—FFFFFH共16個(gè)單元，用以存放一條無條件轉(zhuǎn)移指令的代碼，轉(zhuǎn)移到系統(tǒng)的初始化部分。

　　8086引腳圖及功能

　?、?a target="_blank">AD15～AD0（addressdatabus）：地址/數(shù)據(jù)總線，雙向，三態(tài)。

　　這是一組采用分時(shí)的方法傳送地址或數(shù)據(jù)的復(fù)用引腳。根據(jù)不同時(shí)鐘周期的要求，決定當(dāng)前是傳送要訪問的存儲(chǔ)單元或I/O端口的低16位地址，還是傳送16位數(shù)據(jù)，或是處于高阻狀態(tài)。

　?、艫19/S6～A16/S3（address/status）：地址/狀態(tài)信號，輸出，三態(tài)。

　　這是采用分時(shí)的方法傳送地址或狀態(tài)的復(fù)用引腳。其中A19～A16為20位地址總線的高4位地址，S6～S3是狀態(tài)信號。S6表示CPU與總線連接的情況，S5指示當(dāng)前中斷允許標(biāo)志IF的狀態(tài)。S4，S3的代碼組合用來指明當(dāng)前正在使用的段寄存器。S4，S3的代碼組合及對應(yīng)段寄存器的情況。

　　⑶BHE（低）/S7（bushighenable/status）：允許總線高8位數(shù)據(jù)傳送/狀態(tài)信號，輸出，三態(tài)。

　　為總線高8位數(shù)據(jù)允許信號，當(dāng)?shù)碗娖接行r(shí)，表明在高8位數(shù)據(jù)總線D15～D8上傳送1個(gè)字節(jié)的數(shù)據(jù)。S7為設(shè)備的狀態(tài)信號。

　?、萊D/（read）：讀信號，輸出，三態(tài)，低電平有效。

　　信號低電平有效時(shí)，表示CPU正在進(jìn)行讀存儲(chǔ)器或讀I/O端口的操作。

　?、蒖EADY（ready）：準(zhǔn)備就緒信號，輸入，高電平有效。

　　READY信號用來實(shí)現(xiàn)CPU與存儲(chǔ)器或I/O端口之間的時(shí)序匹配。當(dāng)READY信號高電平有效時(shí)，表示CPU要訪問的存儲(chǔ)器或I/O端口已經(jīng)作好了輸入/輸出數(shù)據(jù)的準(zhǔn)備工作，CPU可以進(jìn)行讀/寫操作。當(dāng)READY信號為低電平時(shí)，則表示存儲(chǔ)器或I/O端口還未準(zhǔn)備就緒，CPU需要插入若干個(gè)“TW狀態(tài)”進(jìn)行等待。

　　⑹INTR（interruptrequest）：可屏蔽中斷請求信號，輸入，高電平有效。

　　8086CPU在每條指令執(zhí)行到最后一個(gè)時(shí)鐘周期時(shí)，都要檢測INTR引腳信號。INTR為高電平時(shí)，表明有I/O設(shè)備向CPU申請中斷，若IF=1，CPU則會(huì)響應(yīng)中斷，停止當(dāng)前的操作，為申請中斷的I/O設(shè)備服務(wù)。

　　⑺TEST/（test）：等待測試控制信號，輸入，低電平有效。

　　信號用來支持構(gòu)成多處理器系統(tǒng)，實(shí)現(xiàn)8086CPU與協(xié)處理器之間同步協(xié)調(diào)的功能，只有當(dāng)CPU執(zhí)行WAIT指令時(shí)才使用。

　?、蘊(yùn)MI（non-maskableinterrupt）：非屏蔽中斷請求信號，輸入，高電平有效。

　　當(dāng)NMI引腳上有一個(gè)上升沿有效的觸發(fā)信號時(shí)，表明CPU內(nèi)部或I/O設(shè)備提出了非屏蔽的中斷請求，CPU會(huì)在結(jié)束當(dāng)前所執(zhí)行的指令后，立即響應(yīng)中斷請求。

　　⑼RESET（reset）：復(fù)位信號，輸入，高電平有效。

　　RESET信號有效時(shí)，CPU立即結(jié)束現(xiàn)行操作，處于復(fù)位狀態(tài)，初始化所有的內(nèi)部寄存器。復(fù)位后各內(nèi)部寄存器的狀態(tài)，當(dāng)RESET信號由高電平變?yōu)榈碗娖綍r(shí)，CPU從FFFF0H地址開始重新啟動(dòng)執(zhí)行程序。

　?、蜟LK（clock）：時(shí)鐘信號，輸入。

　　CLK為CPU提供基本的定時(shí)脈沖信號。8086CPU一般使用時(shí)鐘發(fā)生器8284A來產(chǎn)生時(shí)鐘信號，時(shí)鐘頻率為5MHz～8MHz，占空比為1:3。

　?、蟅CC電源輸入引腳。

　　8086CPU采用單一+5V電源供電。

　?、蠫ND：接地引腳。

　?、袽N/MX/（minimum/maximum）：最小/最大模式輸入控制信號。

　　引腳用來設(shè)置8086CPU的工作模式。當(dāng)為高電平（接+5V）時(shí)，CPU工作在最小模式；當(dāng)為低電平（接地）時(shí)，CPU工作在最大模式。

　　CPU工作于最小模式時(shí)使用的引腳信號

　　當(dāng)引腳接高電平時(shí)，CPU工作于最小模式。此時(shí)，引腳信號24～31的含義及其功能如下。

　　⑴M/IO/（memoryI/Oselect）：存儲(chǔ)器、I/O端口選擇控制信號。

　　信號指明當(dāng)前CPU是選擇訪問存儲(chǔ)器還是訪問I/O端口。為高電平時(shí)，訪問存儲(chǔ)器，表示當(dāng)前要進(jìn)行CPU與存儲(chǔ)器之間的數(shù)據(jù)傳送。為低電平時(shí)，訪問I/O端口，表示當(dāng)前要進(jìn)行CPU與I/O端口之間的數(shù)據(jù)傳送。

　?、芖R/（write）：寫信號，輸出，低電平有效。

　　信號有效時(shí)，表明CPU正在執(zhí)行寫總線周期，同時(shí)由信號決定是對存儲(chǔ)器還是對I/O端口執(zhí)行寫操作。

　?、荌NTA/（interruptacknowledge）：可屏蔽中斷響應(yīng)信號，輸出，低電平有效。

　　CPU通過信號對外設(shè)提出的可屏蔽中斷請求做出響應(yīng)。為低電平時(shí)，表示CPU已經(jīng)響應(yīng)外設(shè)的中斷請求，即將執(zhí)行中斷服務(wù)程序。

　?、華LE（addresslockenable）：地址鎖存允許信號，輸出，高電平有效。

　　CPU利用ALE信號可以把AD15～AD0地址/數(shù)據(jù)、A19/S6～A16/S3地址/狀態(tài)線上的地址信息鎖存在地址鎖存器中。

　　⑸DT/（datatransmitorreceive）：數(shù)據(jù)發(fā)送/接收信號，輸出，三態(tài)。

　　DT/信號用來控制數(shù)據(jù)傳送的方向。DT/為高電平時(shí)，CPU發(fā)送數(shù)據(jù)到存儲(chǔ)器或I/O端口；DT/為低電平時(shí)，CPU接收來自存儲(chǔ)器或I/O端口的數(shù)據(jù)。⑹DEN/（dataenable）：數(shù)據(jù)允許控制信號，輸出，三態(tài)，低電平有效。

　　信號用作總線收發(fā)器的選通控制信號。當(dāng)為低電平時(shí)，表明CPU進(jìn)行數(shù)據(jù)的讀/寫操作。

　?、薍OLD（busholdrequest）：總線保持請求信號，輸入，高電平有效。

　　在DMA數(shù)據(jù)傳送方式中，由總線控制器8237A發(fā)出一個(gè)高電平有效的總線請求信號，通過HOLD引腳輸入到CPU，請求CPU讓出總線控制權(quán)。

　　⑻HLDA（holdacknowledge）：總線保持響應(yīng)信號，輸出，高電平有效。

　　HLDA是與HOLD配合使用的聯(lián)絡(luò)信號。在HLDA有效期間，HLDA引腳輸出一個(gè)高電平有效的響應(yīng)信號，同時(shí)總線將處于浮空狀態(tài)，CPU讓出對總線的控制權(quán)，將其交付給申請使用總線的8237A控制器使用，總線使用完后，會(huì)使HOLD信號變?yōu)榈碗娖?，CPU又重新獲得對總線的控制權(quán)。

　　CPU工作于最大模式時(shí)使用的引腳信號

　　當(dāng)引腳接低電平時(shí)，CPU工作于最大模式。此時(shí)，引腳信號24～31的含義及其功能如下。

　?、臩2，S1，S0（statussignals）：總線周期狀態(tài)信號，輸出，低電平有效。

　?、芌Q/，GT/（request/grant）：總線請求允許信號輸入/總線請求允許輸出信號，雙向，低電平有效。

　　該信號用以取代最小模式時(shí)的HOLD/HLDA兩個(gè)信號的功能，是特意為多處理器系統(tǒng)而設(shè)計(jì)的。當(dāng)系統(tǒng)中某一部件要求獲得總線控制權(quán)時(shí)，就通過此信號線向8086CPU發(fā)出總線請求信號，若CPU響應(yīng)總線請求，就通過同一引腳發(fā)回響應(yīng)信號，允許總線請求，表明8086CPU已放棄對總線的控制權(quán)，將總線控制權(quán)交給提出總線請求的部件使用。RQ/GT0優(yōu)先級高于RQ/GT1。

　?、荓OCK/（lock）總線封鎖信號，輸出，低電平有效。

　　信號有效時(shí)，表示此時(shí)8086CPU不允許其他總線部件占用總線。

　?、萉S1，QS0（queuestatus）：指令隊(duì)列狀態(tài)信號，輸出。

　　QS1和QS0信號的組合可以指示總線接口部件BIU中指令隊(duì)列的狀態(tài)，以便其他處理器監(jiān)視、跟蹤指令隊(duì)列的狀態(tài)。