動態(tài)

• 發(fā)布了文章 2025-06-13 16:28

  技術資訊 I 面向初級工程師的 PCB 設計規(guī)范

  

  本文要點基本PCB設計規(guī)范包括控制電流容量和阻抗，這是防止電弧和串擾的關鍵。選擇適當?shù)倪^孔類型，綜合考慮長寬比、覆蓋和塞孔，以確?？煽啃?。選擇材料和層排列，提升信號完整性、熱性能和可制造性。對于初級工程師和電路板設計新手而言，掌握PCB設計規(guī)范至關重要。本文將深入解析常見的PCB設計規(guī)范和制造商要求，并概括介紹PCB設計規(guī)范中的關鍵基礎知識。線距和線寬是實現(xiàn)

  PCB設計 電路板

  1.7k瀏覽量

• 發(fā)布了文章 2025-06-13 16:27

  技術資訊 I 完整的 UCIe 信號完整性分析流程和異構集成合規(guī)性檢查

  

  3D異質集成(3DHI)技術可將不同類型、垂直堆疊的半導體芯片或芯粒(chiplet)集成在一起，打造高性能系統(tǒng)。因此，處理器、內存和射頻等不同功能可以集成到單個芯片或封裝上，從而提高性能和效率。隨著3DHI系統(tǒng)越來越復雜，UCIe(UniversalChipletInterconnectExpress)標準變得非常重要，對于未來的先進封裝和半導體系統(tǒng)設計而

  信號完整性 芯片

  659瀏覽量

• 發(fā)布了文章 2025-06-06 18:58

  網課回放 I 升級版“一站式” PCB 設計第四期：規(guī)則設置

  

  網課回放 I 升級版“一站式” PCB 設計第四期：規(guī)則設置

  allegro PCB設計

  827瀏覽量

• 發(fā)布了文章 2025-05-23 21:34

  高密PCB設計秘籍：BB Via制作流程全解析

  

  大家好！今天我們來介紹高密PCB設計中通常會使用到的類型BBVia制作流程。BBVia：BBVia是通過多層PCB板中的表面覆銅孔層、內部覆銅孔層或內部掩銅層連接的盲孔和埋孔結構。應用場景1、走線需要從頂層（或底層）直接連接到中間某一層（而非貫穿到底層）時，需要使用BBVia，它能有效減少過孔占用表層空間。2、BBVia的孔徑通常較?。ㄈ?.1mm以下），且

  PCB板 PCB設計

  1.1k瀏覽量

• 發(fā)布了文章 2025-05-16 13:02

  DesignCon 采訪 | Cadence 的前瞻性方法和先進封裝設計的未來

  

  隨著半導體產業(yè)快速發(fā)展，人工智能加速推動對高性能計算的需求，Cadence將自己定位為仿真和設計自動化領域的行業(yè)先鋒。在于圣克拉拉會議中心舉行的DesignCon2025大會上，Cadence產品管理總監(jiān)BradGriffin分享了公司在信號完整性、電源完整性、熱仿真和電磁分析方面的最新進展，這些技術正是行業(yè)向異構集成和芯粒架構轉型的關鍵驅動力?！斑@標志著C

  Cadence 人工智能 封裝設計

  1.1k瀏覽量

• 發(fā)布了文章 2025-05-16 13:02

  PCB Layout 約束管理，助力優(yōu)化設計

  

  本文重點PCBlayout約束管理在設計中的重要性Layout約束有助避免一些設計問題設計中可以使用的不同約束在PCB設計規(guī)則和約束管理方面，許多設計師試圖采用“一刀切”的方法，認為同樣的規(guī)則設定可以進行被反復利用。但對于電路板來說，通用的間距規(guī)則和其他設計約束可能會帶來過大的誤差。要設計出既能按預期工作又易于制造的電路板，layout約束管理必須精確貼合相

  Layout pcb PCB 約束管理

  1.1k瀏覽量

• 發(fā)布了文章 2025-05-10 11:09

  網課回放 I 升級版“一站式” PCB 設計第三期：原理圖完整性及可靠性分析

  

  網課回放 I 升級版“一站式” PCB 設計第三期：原理圖完整性及可靠性分析

  Cadence PCB 設計

  675瀏覽量

• 發(fā)布了文章 2025-05-10 11:08

  技術資訊 | 選擇性 BGA 焊膏的可靠性

  

  隨著時間的推移，采用BGA封裝的器件密度不斷提高，焊球數(shù)量也越來越多。由于器件之間的間距較小，焊球數(shù)量龐大且間距縮小，如今即使是一些簡單的器件，也需要采用盤中孔的HDI工藝。為了確保良率，在組裝時需要特別注意這些器件，并通過有針對性的X射線檢查，確保成功焊接。進入大批量生產階段后，通常會面臨降低成本的壓力。為此，人們往往從高焊球數(shù)器件上的焊膏印刷入手。更換材

  BGA 器件 焊膏

  1.1k瀏覽量

• 發(fā)布了文章 2025-04-25 20:16

  受控阻抗布線技術確保信號完整性

  

  核心要點受控阻抗布線通過匹配走線阻抗來防止信號失真，從而保持信號完整性。高速PCB設計中，元件與走線的阻抗匹配至關重要。PCB材料的選擇（如低損耗層壓板）對減少信號衰減起關鍵作用。受控阻抗布線如何保障信號完整性為實現(xiàn)電路信號完整性，需遵循以下設計規(guī)范：避免直角走線、隔離時鐘信號與電源信號、保持元件間最短距離。受控阻抗布線通過調整走線尺寸和環(huán)境參數(shù)，使其特性阻

  PCB設計 信號完整性 阻抗 阻抗匹配

  1.4k瀏覽量

• 發(fā)布了文章 2025-04-11 17:21

  技術資訊 | 信號完整性測試基礎知識

  

  本文重點信號完整性測試需要從測試電路板和原型獲取實驗數(shù)據并加以分析。在理想的工作流程中，還會仿真信號完整性指標，并將其與實際測量值進行比較。信號完整性測試只能檢查特定的結構，通常需要在測試前設計和仿真測試電路板。為確?？煽啃圆⒎闲袠I(yè)標準，高速PCB和高頻PCB必須經過一系列測試。其中許多測試都是由層壓板供應商或PCB制造商執(zhí)行，這有助于確保符合安全和環(huán)境法

  信號完整性 分析儀 測試

  2.5k瀏覽量