動態(tài)
-
發(fā)布了文章 2024-06-06 08:23
-
發(fā)布了文章 2024-06-05 08:23
-
發(fā)布了文章 2024-05-15 08:23
-
發(fā)布了文章 2024-05-11 08:23
-
發(fā)布了文章 2024-04-26 08:23
-
發(fā)布了文章 2024-04-19 08:22
-
發(fā)布了文章 2024-04-04 08:22
思爾芯再度榮膺2024中國IC設(shè)計行業(yè)TOP 10 EDA公司
近日,在2024中國IC領(lǐng)袖峰會上,AspenCore綜合評估了數(shù)千家半導(dǎo)體公司的技術(shù)領(lǐng)先性、研發(fā)和應(yīng)用設(shè)計能力等多方面指標(biāo),發(fā)布了備受矚目的“2024中國IC設(shè)計Fabless100排行榜”。作為國內(nèi)首家數(shù)字EDA企業(yè),思爾芯憑借在EDA領(lǐng)域的的不懈創(chuàng)新和競爭優(yōu)勢,獲業(yè)內(nèi)的廣泛認(rèn)可,繼2023年首次上榜后,再次獲得“TOP10EDA公司”的榮譽,綜合排名第 -
發(fā)布了文章 2024-04-02 08:22
BYO、FPGA開發(fā)板與商用,一文詳解各類原型驗證
幾十年來,數(shù)字芯片設(shè)計復(fù)雜度不斷攀升,使芯片驗證面臨資金與時間的巨大挑戰(zhàn)。在早期,開發(fā)者為了驗證芯片設(shè)計是否符合預(yù)期目標(biāo),不得不依賴于耗時的仿真結(jié)果或是等待實際芯片生產(chǎn)(流片)的成果。無論是進(jìn)行多次仿真模擬還是面臨流片失敗,都意味著巨大的時間和金錢成本。隨著EDA(電子設(shè)計自動化)驗證工具的重要性日益增加,開發(fā)者開始尋求減少流片成本和縮短開發(fā)周期的方法。其中1.9k瀏覽量 -
發(fā)布了文章 2024-03-30 08:22
-
發(fā)布了文章 2024-03-23 08:22