深圳(耀創(chuàng))電子科技有限公司文章

• 網(wǎng)課回放 I 升級版“一站式” PCB 設(shè)計第三期：原理圖完整性及可靠性分析2025-05-10 11:09

  

  網(wǎng)課回放 I 升級版“一站式” PCB 設(shè)計第三期：原理圖完整性及可靠性分析

  Cadence PCB 設(shè)計 471瀏覽量

• 技術(shù)資訊 | 選擇性 BGA 焊膏的可靠性2025-05-10 11:08

  

  隨著時間的推移，采用BGA封裝的器件密度不斷提高，焊球數(shù)量也越來越多。由于器件之間的間距較小，焊球數(shù)量龐大且間距縮小，如今即使是一些簡單的器件，也需要采用盤中孔的HDI工藝。為了確保良率，在組裝時需要特別注意這些器件，并通過有針對性的X射線檢查，確保成功焊接。進(jìn)入大批量生產(chǎn)階段后，通常會面臨降低成本的壓力。為此，人們往往從高焊球數(shù)器件上的焊膏印刷入手。更換材

  BGA 器件 焊膏 789瀏覽量

• 受控阻抗布線技術(shù)確保信號完整性2025-04-25 20:16

  

  核心要點受控阻抗布線通過匹配走線阻抗來防止信號失真，從而保持信號完整性。高速PCB設(shè)計中，元件與走線的阻抗匹配至關(guān)重要。PCB材料的選擇（如低損耗層壓板）對減少信號衰減起關(guān)鍵作用。受控阻抗布線如何保障信號完整性為實現(xiàn)電路信號完整性，需遵循以下設(shè)計規(guī)范：避免直角走線、隔離時鐘信號與電源信號、保持元件間最短距離。受控阻抗布線通過調(diào)整走線尺寸和環(huán)境參數(shù)，使其特性阻

  PCB設(shè)計 信號完整性 阻抗 阻抗匹配 1039瀏覽量

• 技術(shù)資訊 | 信號完整性測試基礎(chǔ)知識2025-04-11 17:21

  

  本文重點信號完整性測試需要從測試電路板和原型獲取實驗數(shù)據(jù)并加以分析。在理想的工作流程中，還會仿真信號完整性指標(biāo)，并將其與實際測量值進(jìn)行比較。信號完整性測試只能檢查特定的結(jié)構(gòu)，通常需要在測試前設(shè)計和仿真測試電路板。為確?？煽啃圆⒎闲袠I(yè)標(biāo)準(zhǔn)，高速PCB和高頻PCB必須經(jīng)過一系列測試。其中許多測試都是由層壓板供應(yīng)商或PCB制造商執(zhí)行，這有助于確保符合安全和環(huán)境法

  信號完整性 分析儀 測試 1946瀏覽量

• 輔助協(xié)作的簡單原理圖文檔2025-04-03 21:32

  

  電子設(shè)備的原理圖作為PCB設(shè)計的基礎(chǔ)用于顯示電路圖。除了定義器件和電路之間的電氣連接之外，原理圖還有更深層次的作用：展示理解設(shè)計所需的文檔。這是一種前端文檔，要充分理解設(shè)計的核心功能、過去的修訂版本以及器件之間的高級連接，此文檔必不可少。如果希望在單個文檔中準(zhǔn)確地傳達(dá)這些信息，而不是將要求分散到多個文檔中，那么可以在原理圖中包含一些簡單的文檔。對于多學(xué)科協(xié)作

  PCB設(shè)計 電子設(shè)備 電路圖 670瀏覽量

• 高階研修班 第一期：SI PI工具安裝準(zhǔn)備與高效學(xué)習(xí)技巧2025-03-31 14:45

  

  李老師經(jīng)過深思熟慮和精心整理，歷時五日，為大家構(gòu)建了一個全面而系統(tǒng)的學(xué)習(xí)框架，涵蓋了信號完整性（SI）、電源完整性（PI）、高速接口、反射、串?dāng)_、電源分配網(wǎng)絡(luò)（PDN）、電源噪聲、高速接口、SERDES、DDR5/

  仿真 信號完整性 電源完整性 666瀏覽量

• PCB 邊緣連接器：高速性能2025-03-21 13:53

  

  本文要點PCB邊緣連接器是實現(xiàn)高速數(shù)據(jù)傳輸和模塊化組裝的首選系統(tǒng)集成解決方案。在電路板邊緣和連接器之間的適當(dāng)匹配中，需要采用斜切工藝來保護(hù)連接器引腳。邊緣連接器的選型取決于連接板的組裝要求和制造約束條件。PCB邊緣連接器采用多條并行數(shù)據(jù)線實現(xiàn)高數(shù)據(jù)吞吐量。在系統(tǒng)集成中，各器件的形狀和尺寸不一：設(shè)計人員可以根據(jù)電路板的制造需求調(diào)整連接器，而在所有連接器中，PC

  pcb PCB 電路板 連接器 996瀏覽量

• 【3/25 正式開課】I SI/PI與EMC通道互連建模仿真設(shè)計優(yōu)化高階研修班2025-03-21 13:53

  

  本課程是專為電子工程領(lǐng)域?qū)I(yè)人士開設(shè)的高階培訓(xùn)課程，旨在通過深度解析與實踐操作，提升學(xué)員在信號完整性、電源完整性、電磁兼容性（EMC）及高速通道互連設(shè)計方面的綜合能力。本課程由行業(yè)資深產(chǎn)品工程師李增擔(dān)任講師，以業(yè)界領(lǐng)先的仿真軟件SigrityXPlatform為操作平臺，結(jié)合AI驅(qū)動的設(shè)計優(yōu)化技術(shù)，全面覆蓋SI、PI、EMC及高速通道互連設(shè)計的核心知識點。通

  emc 仿真設(shè)計 建模仿真 670瀏覽量

• 多板 PCB 組裝中最常見的邏輯錯誤2025-03-14 18:15

  

  許多電子系統(tǒng)和產(chǎn)品并不只使用1個PCB，而是可能包含多個電路板、單個電路板和多個外部模塊，或者通過電纜與外部設(shè)備連接。在多板系統(tǒng)中，兩個電路板之間可能會出現(xiàn)邏輯錯誤，但如果沒有全面審查設(shè)計，可能到電路板原型制作結(jié)束后，也無法發(fā)現(xiàn)這些錯誤。幸運的是，您可以采取一些簡單的解決方案和設(shè)計選擇，避免電路板之間出現(xiàn)這些邏輯連接錯誤。01什么是電路板之間的邏輯連接錯誤？

  pcb PCB PCB組裝 電路板 707瀏覽量

• 技術(shù)資訊 | CMOS 噪聲容限值2025-03-14 18:14

  

  在描述高速運行的數(shù)字系統(tǒng)時，噪聲容限是最重要的參數(shù)之一。通常情況下，噪聲容限定義了I/O引腳上或接口中可接受的噪聲水平。在數(shù)字電子技術(shù)領(lǐng)域，噪聲容限是指I/O引腳上出現(xiàn)但不會導(dǎo)致接收邏輯狀態(tài)出錯的噪聲水平。這個值在時域中經(jīng)常調(diào)用，用于測量比特誤碼率。如果您正在設(shè)計高速PCB并需要執(zhí)行串?dāng)_檢查，首先應(yīng)明確評估成功的具體標(biāo)準(zhǔn)。從數(shù)字器件的CMOS噪聲容限值入手是

  CMOS pcb PCB 電子產(chǎn)品 1280瀏覽量