文章
-
技術(shù)資訊 I 面向初級(jí)工程師的 PCB 設(shè)計(jì)規(guī)范2025-06-13 16:28
本文要點(diǎn)基本PCB設(shè)計(jì)規(guī)范包括控制電流容量和阻抗，這是防止電弧和串?dāng)_的關(guān)鍵。選擇適當(dāng)?shù)倪^孔類型，綜合考慮長寬比、覆蓋和塞孔，以確?？煽啃浴＿x擇材料和層排列，提升信號(hào)完整性、熱性能和可制造性。對(duì)于初級(jí)工程師和電路板設(shè)計(jì)新手而言，掌握PCB設(shè)計(jì)規(guī)范至關(guān)重要。本文將深入解析常見的PCB設(shè)計(jì)規(guī)范和制造商要求，并概括介紹PCB設(shè)計(jì)規(guī)范中的關(guān)鍵基礎(chǔ)知識(shí)。線距和線寬是實(shí)現(xiàn) -
技術(shù)資訊 I 完整的 UCIe 信號(hào)完整性分析流程和異構(gòu)集成合規(guī)性檢查2025-06-13 16:27
3D異質(zhì)集成(3DHI)技術(shù)可將不同類型、垂直堆疊的半導(dǎo)體芯片或芯粒(chiplet)集成在一起，打造高性能系統(tǒng)。因此，處理器、內(nèi)存和射頻等不同功能可以集成到單個(gè)芯片或封裝上，從而提高性能和效率。隨著3DHI系統(tǒng)越來越復(fù)雜，UCIe(UniversalChipletInterconnectExpress)標(biāo)準(zhǔn)變得非常重要，對(duì)于未來的先進(jìn)封裝和半導(dǎo)體系統(tǒng)設(shè)計(jì)而 -
網(wǎng)課回放 I 升級(jí)版“一站式” PCB 設(shè)計(jì)第四期：規(guī)則設(shè)置2025-06-06 18:58
網(wǎng)課回放 I 升級(jí)版“一站式” PCB 設(shè)計(jì)第四期：規(guī)則設(shè)置 -
高密PCB設(shè)計(jì)秘籍：BB Via制作流程全解析2025-05-23 21:34
大家好！今天我們來介紹高密PCB設(shè)計(jì)中通常會(huì)使用到的類型BBVia制作流程。BBVia：BBVia是通過多層PCB板中的表面覆銅孔層、內(nèi)部覆銅孔層或內(nèi)部掩銅層連接的盲孔和埋孔結(jié)構(gòu)。應(yīng)用場景1、走線需要從頂層（或底層）直接連接到中間某一層（而非貫穿到底層）時(shí)，需要使用BBVia，它能有效減少過孔占用表層空間。2、BBVia的孔徑通常較小（如0.1mm以下），且 -
DesignCon 采訪 | Cadence 的前瞻性方法和先進(jìn)封裝設(shè)計(jì)的未來2025-05-16 13:02
隨著半導(dǎo)體產(chǎn)業(yè)快速發(fā)展，人工智能加速推動(dòng)對(duì)高性能計(jì)算的需求，Cadence將自己定位為仿真和設(shè)計(jì)自動(dòng)化領(lǐng)域的行業(yè)先鋒。在于圣克拉拉會(huì)議中心舉行的DesignCon2025大會(huì)上，Cadence產(chǎn)品管理總監(jiān)BradGriffin分享了公司在信號(hào)完整性、電源完整性、熱仿真和電磁分析方面的最新進(jìn)展，這些技術(shù)正是行業(yè)向異構(gòu)集成和芯粒架構(gòu)轉(zhuǎn)型的關(guān)鍵驅(qū)動(dòng)力。“這標(biāo)志著C -
PCB Layout 約束管理，助力優(yōu)化設(shè)計(jì)2025-05-16 13:02
本文重點(diǎn)PCBlayout約束管理在設(shè)計(jì)中的重要性Layout約束有助避免一些設(shè)計(jì)問題設(shè)計(jì)中可以使用的不同約束在PCB設(shè)計(jì)規(guī)則和約束管理方面，許多設(shè)計(jì)師試圖采用“一刀切”的方法，認(rèn)為同樣的規(guī)則設(shè)定可以進(jìn)行被反復(fù)利用。但對(duì)于電路板來說，通用的間距規(guī)則和其他設(shè)計(jì)約束可能會(huì)帶來過大的誤差。要設(shè)計(jì)出既能按預(yù)期工作又易于制造的電路板，layout約束管理必須精確貼合相 -
網(wǎng)課回放 I 升級(jí)版“一站式” PCB 設(shè)計(jì)第三期：原理圖完整性及可靠性分析2025-05-10 11:09
網(wǎng)課回放 I 升級(jí)版“一站式” PCB 設(shè)計(jì)第三期：原理圖完整性及可靠性分析 -
技術(shù)資訊 | 選擇性 BGA 焊膏的可靠性2025-05-10 11:08
-
受控阻抗布線技術(shù)確保信號(hào)完整性2025-04-25 20:16
核心要點(diǎn)受控阻抗布線通過匹配走線阻抗來防止信號(hào)失真，從而保持信號(hào)完整性。高速PCB設(shè)計(jì)中，元件與走線的阻抗匹配至關(guān)重要。PCB材料的選擇（如低損耗層壓板）對(duì)減少信號(hào)衰減起關(guān)鍵作用。受控阻抗布線如何保障信號(hào)完整性為實(shí)現(xiàn)電路信號(hào)完整性，需遵循以下設(shè)計(jì)規(guī)范：避免直角走線、隔離時(shí)鐘信號(hào)與電源信號(hào)、保持元件間最短距離。受控阻抗布線通過調(diào)整走線尺寸和環(huán)境參數(shù)，使其特性阻 -
技術(shù)資訊 | 信號(hào)完整性測試基礎(chǔ)知識(shí)2025-04-11 17:21
本文重點(diǎn)信號(hào)完整性測試需要從測試電路板和原型獲取實(shí)驗(yàn)數(shù)據(jù)并加以分析。在理想的工作流程中，還會(huì)仿真信號(hào)完整性指標(biāo)，并將其與實(shí)際測量值進(jìn)行比較。信號(hào)完整性測試只能檢查特定的結(jié)構(gòu)，通常需要在測試前設(shè)計(jì)和仿真測試電路板。為確?？煽啃圆⒎闲袠I(yè)標(biāo)準(zhǔn)，高速PCB和高頻PCB必須經(jīng)過一系列測試。其中許多測試都是由層壓板供應(yīng)商或PCB制造商執(zhí)行，這有助于確保符合安全和環(huán)境法