AD8150數(shù)字交叉式轉(zhuǎn)換開關(guān)

AD8150是ANALOG DEVICES公司生產(chǎn)的數(shù)字交叉式轉(zhuǎn)換開關(guān),它具有1Gbps的高數(shù)據(jù)通過率、低功耗、完全差動(dòng)、PECL和ECL兼容等優(yōu)良性能。文中介紹了AD8150的主要特點(diǎn)、引腳功能、內(nèi)部電路和工作原理。最后介紹了它的接口設(shè)計(jì)方法。

??? 關(guān)鍵詞：轉(zhuǎn)換開關(guān) 完全差動(dòng) 轉(zhuǎn)換矩陣 AD8150

1 概述

AD8150是一個(gè)巨大的開關(guān)矩陣（33×17）,它功耗小于1.5W,并可在超過每端口1.5Gb/s的速率下運(yùn)行,而且,AD8150的價(jià)格低廉,因而適用于高清晰度電視、SD數(shù)字視頻以及OC-24光學(xué)網(wǎng)絡(luò)轉(zhuǎn)換等方面的應(yīng)用。

AD8150的供電電壓靈活,可以實(shí)現(xiàn)PECL和ECL的數(shù)據(jù)電平操作,它可在+3.3V的電壓下運(yùn)行,因而可進(jìn)一步降低功率。其控制接口與CMOS/TTL兼容（+3V～+5V）。當(dāng)允許使用較小的單端電壓振幅時(shí),它的全差動(dòng)信號(hào)路徑可減小抖動(dòng)和交調(diào)失真。AD8150采用184腳LQFP封裝,工作溫度為0～85℃。

此外,AD8150還有如下主要特性;

●價(jià)格低廉;

●具有33×17開關(guān)陣列,可完全差動(dòng)式工作;

●具有大于1.5Gb/s的每端口反向不歸零制數(shù)據(jù)速度;

●供電范圍可在+5V,+3.3V,-5V,-3.3V中選擇;

●低功耗電流使能輸出時(shí)為400mA;

非使能輸出時(shí)為300mA;

●與PECL和ECL兼容;

●CMOS或TTL控制輸入：+3V～+5V;

●抖動(dòng)小于50ps p-p;

●無散熱要求;

●輸出電流可編程,可以優(yōu)化負(fù)載阻抗,并可由用戶控制負(fù)載電壓,以使電源消耗最小;

●總線和建立可單獨(dú)使能輸出;

●具有雙排鎖定功能;

●具有緩沖輸入功能;

●采用184管腳LQFP封裝;

●可應(yīng)用于高清晰度電視和SD數(shù)字視頻（電視）以及光纖通信轉(zhuǎn)換等方面。

2 工作原理及引腳說明

2.1 工作原理

AD8150的內(nèi)部框圖如圖1所示,它的控制接口可接收和存儲(chǔ)33個(gè)輸入信號(hào)及17個(gè)輸出信號(hào),該接口包括17行雙精度的7位鎖存器,每行輸出一路信號(hào)。存儲(chǔ)在這些鎖存器中的7位數(shù)據(jù)用來控制連接33個(gè)輸出中的某一個(gè)。

通過設(shè)置輸出地址可將所需連接的數(shù)據(jù)寫入到第一級(jí)鎖存器中,這樣可以預(yù)先編程使開關(guān)一次只輸出一路信號(hào)。此過程可以反復(fù)進(jìn)行,直至每一個(gè)輸出的變化均被編程后,再通過從第一級(jí)鎖存器把數(shù)據(jù)傳輸?shù)降诙?jí)鎖存器即可編程所有輸出連接。需是說明是的：只有第一級(jí)鎖存器的數(shù)據(jù)完全置入第二級(jí)之后,連接才有效。

為滿足系統(tǒng)分辨率的需要,第二級(jí)鎖存器的數(shù)據(jù)可以從控制接口讀回。

任何時(shí)候都可以將一個(gè)復(fù)位脈沖加到控制接口上,這樣可以使第二級(jí)中適當(dāng)?shù)奶卣鲾?shù)據(jù)復(fù)位,但這時(shí)17個(gè)信號(hào)均不可輸出。這一性能可以避免在系統(tǒng)啟動(dòng)時(shí)發(fā)生輸出總線競(jìng)爭(zhēng)現(xiàn)象。進(jìn)行此操作地,第一級(jí)數(shù)據(jù)保持不變。

接口控制引腳可借助于邏輯電平轉(zhuǎn)換器進(jìn)行連接,并且允許控制接口的編程和讀操作使用不同于信號(hào)矩陣的邏輯電平。

為了方便多個(gè)器件的地址譯碼,設(shè)器件配置了一個(gè)片選引腳。只有在片選引腳有效時(shí),所有邏輯信號(hào)（除復(fù)位脈沖）才有效。片選引腳只能使控制接口停止工作,并不影響信號(hào)矩陣的信號(hào)傳輸。片選引腳不會(huì)使任何鎖存器掉電,存入鎖存器的所有數(shù)據(jù)均被保存。

所有控制引腳均為電平觸發(fā),而非邊沿觸發(fā)。

2.2 管腳說明

A4～A0輸入：輸出地址引腳。通過這5個(gè)輸入引腳的狀態(tài)可決定17個(gè)輸出中的某一個(gè)是補(bǔ)編程還是補(bǔ)讀回。其最高有效位為A4。

D6～D0輸入/輸出：設(shè)置數(shù)據(jù)輸入引腳。在進(jìn)行寫操作時(shí),通過引腳D6～D0的二進(jìn)制編碼數(shù)據(jù)來決定33個(gè)輸入中的哪一個(gè)連接到A4～A0指定的輸出腳上。最高有效位是D5,最低有效位是D0。D6為使能位,它若為高電平,則可使指定輸出信號(hào)為使能狀態(tài);若為低電平,則使之為高阻態(tài)。

在讀回模式下,引腳是低阻抗輸出,表明數(shù)據(jù)字節(jié)已存入第二級(jí)鎖存器中,可以在A4～A0所指定的引腳上輸出。讀回驅(qū)動(dòng)器只用于驅(qū)動(dòng)高阻態(tài),所以在讀回模式下連至D6～D0的外部驅(qū)動(dòng)器應(yīng)置于禁止態(tài)。

WE輸入：第一級(jí)寫使能引腳。置此引腳為低電平可將D6～D0引腳的數(shù)據(jù)存入到A4～A0指定的輸出腳的第一級(jí)鎖存器中。該引腳在一個(gè)寫循環(huán)之后必須回復(fù)至高電平,以免第一級(jí)數(shù)據(jù)被覆蓋。

UPDATE輸入：第二級(jí)寫使能引腳。置此引腳為低電平,可使17個(gè)第一級(jí)鎖存器中的數(shù)據(jù)傳輸?shù)降诙?jí)鎖存器中。當(dāng)?shù)诙?jí)鎖存器的數(shù)據(jù)改變時(shí),信號(hào)連接矩陣將重新被編程。這是一個(gè)共用腳,一次可傳輸17行全部數(shù)據(jù),且不需對(duì)地址引腳進(jìn)行編程。但應(yīng)注意：上電時(shí)的第一級(jí)數(shù)據(jù)未定義。因此,在進(jìn)行第一個(gè)UPDATE循環(huán)前必須提前設(shè)設(shè)17個(gè)輸出。

RE輸入：第二級(jí)讀使能引腳。置此腳為低電平可以激發(fā)雙向D[6:0]引腳上的驅(qū)動(dòng)器進(jìn)入讀回操作模式。如果通過A4～A0腳選擇一個(gè)輸出地址并使RE置低電平,那么存儲(chǔ)在第二級(jí)鎖存器中的輸出地址的7位數(shù)據(jù)將被寫入到D6～D0引腳中。在讀回模式下,數(shù)據(jù)應(yīng)從外部寫入D6～D0引腳。RE引腳和WE引腳要吧同時(shí)工作而不互斥,但此時(shí)在讀回模式下,數(shù)據(jù)不能從外部寫入到D6～D0引腳。

CS輸入：片選引腳。從邏輯接口上（除了RESET引腳）讀取或接收數(shù)據(jù)時(shí),CS引腳應(yīng)置低電平。此引腳對(duì)信號(hào)無影響,也不改變已存儲(chǔ)的任何數(shù)據(jù)。

RESET輸入：共用輸出禁止引腳。若RESET為邏輯低電平,則不論其他引腳的狀態(tài)如何,17個(gè)第二級(jí)鎖存器的D6均復(fù)位。這樣可立即禁止在變換電路中的17個(gè)輸出信號(hào)。當(dāng)AD8150用在一個(gè)有關(guān)聯(lián)輸出信號(hào)對(duì)的系統(tǒng)中時(shí),上電時(shí)應(yīng)保持RESET腳為低電平。否則,上電后會(huì)產(chǎn)生多個(gè)輸出信號(hào)的競(jìng)爭(zhēng)。RESET引腳不受片選引腳的控制,也不對(duì)包含未定義數(shù)據(jù)的第一級(jí)鎖存器編程。

3 控制接口

圖2為AD8150的控制接口電路,該電路有兩個(gè)供電引腳,即VDD和VSS。當(dāng)正電位和負(fù)是之間的電壓位于3V到5V之間時(shí)。閾值電平高于VDD約1.6V,因此,接口可用于大多數(shù)CMOS和TTL邏輯驅(qū)動(dòng)器。信號(hào)轉(zhuǎn)換電路的供電引腳VCC和VEE可以獨(dú)立于VDD和VSS來進(jìn)行設(shè)置,但它服從VCC和VDD的約束且（VDD-VEE）應(yīng)小于10V。表1給出了控制口的真及其基本功能。

表1 基本控制功能

4 接口設(shè)計(jì)

AD8150是一個(gè)數(shù)據(jù)速度高達(dá)每端口1.5Gbs的33×17的差動(dòng)式轉(zhuǎn)換開關(guān)。采用5V（Vcc）供電時(shí),它支持與PECL兼容的輸入和輸出電平,當(dāng)采用-5V供電（Vcc=GND,VEE=-5V）時(shí),支持與ECL兼容的電平。為降低功耗,AD8150也支持 PECL低電壓電路,這時(shí)可工作在3.3V至最高極限的電壓下;而支持ECL低電平電路時(shí)則可工作在-3.3V至最低極限的電壓下。AD8150采用有獨(dú)立禁止控制能力的差動(dòng)電流模式輸出,因而可以將并聯(lián)的多個(gè)AD8150連接在一起以實(shí)現(xiàn)更大的轉(zhuǎn)換矩陣。這樣也可以減小系統(tǒng)的交調(diào)失真,且可大大降低在一個(gè)巨大轉(zhuǎn)換矩陣中產(chǎn)生的功耗。采用單個(gè)外部電阻器可為全部使能輸出級(jí)設(shè)定電流,因此用戶可以通過改變不同的輸出級(jí)和傳輸線特性阻抗來控制輸出電平。

4.1 高速數(shù)據(jù)輸入（InxxP,INxxN）

AD8150有33對(duì)差動(dòng)電壓模式的輸入。公共模式的輸入范圍從正供電電壓Vcc到包含標(biāo)準(zhǔn)ECL或PECL輸入電平（Vcc-2V）的電壓。最小的差動(dòng)輸入電壓小于300mV,未工作的輸入引腳可連接至允許輸入范圍的任意電壓。圖3為AD8150的簡(jiǎn)化輸入等效電路。

為保證信號(hào)在高速時(shí)的保真度,輸入傳輸線應(yīng)盡量連接在靠近輸入引腳的地方。選擇輸入端結(jié)構(gòu)的類型應(yīng)視其具體的用途以及來自于某個(gè)輸出電路的數(shù)據(jù)而定。如果是由標(biāo)準(zhǔn)ECL組成的開放發(fā)射極輸出形式,則要求減小電阻器的電阻。圖4為三個(gè)適于這種源類型的網(wǎng)絡(luò)。其中圖4（a）為使用VTT供電的并行端點(diǎn);圖4（b）采用THEBVENIN等效端點(diǎn);圖4（c）采用差動(dòng)端點(diǎn)。

若AD8150受其它電流輸出模式和輸出狀態(tài)（如另一個(gè)AD8150）的驅(qū)動(dòng),則輸入端點(diǎn)應(yīng)選作與源類型一致。

4.2 高速數(shù)據(jù)輸出（OUTYYP,OUTYYN）

AD8150有17對(duì)差動(dòng)電流模式的輸出。其輸出電路如圖5所示,該輸出實(shí)際上是一種開集NPN電流開關(guān),可由電阻來控制尾電流,輸出范圍可從正電壓VCC到標(biāo)準(zhǔn)ECL或PECL輸出電平（Vcc-2V）。輸出可各自獨(dú)立地停止,從而允許AD8150上的輸出直接并聯(lián)連接。此種連接的并聯(lián)方式可使能輸出狀態(tài)的電流集總,因此應(yīng)注意保證任何時(shí)候的輸出阻抗均不可超出極限,為此,應(yīng)在使能任何一個(gè)尚未工作的輸出驅(qū)動(dòng)器之前禁止已經(jīng)工作的驅(qū)動(dòng)器。

為保證器件的正常運(yùn)行,所有輸出（包括未工作的輸出）端必須被拉至高電平,這可以通過將使用外部上拉網(wǎng)絡(luò)調(diào)至輸出阻抗變化范圍內(nèi)的一個(gè)電平來實(shí)現(xiàn)。若多個(gè)AD8150的輸出連在一起,則每條輸出總線使用一個(gè)上拉網(wǎng)絡(luò),該上拉網(wǎng)絡(luò)必須保證輸出電壓一直處于允許范圍內(nèi)。建議使用上拉網(wǎng)絡(luò)來產(chǎn)生PECL/ECL的100k和10k兼容輸出,具體電路如圖6所示。必要時(shí)可用不同的供電壓來提供VCOM、RCOM和DCOM的電壓。

輸出電壓可由下列公式計(jì)算：

VOH=VCOM

VOL=VCOM-IOUTRL

VSWING=VOH-VOL=IOUTRL

VCOM=VCC-IOUT RCOM（100k模式）

VCOM=VCC-V(DCOM)(10k模式)

若接收器的輸入范圍中包括正電壓,則公共模式調(diào)整因子（RCOM馬克VCOM）可忽略。旁路電容用來提供一個(gè)從公共結(jié)點(diǎn)VCOM到地的交流能路,以減小在公共模式下存在的干擾。

在AD罰150輸出集總進(jìn)行聞聯(lián)或系統(tǒng)在高速工作時(shí),建議使用輸出雙端點(diǎn),以調(diào)節(jié)開放傳輸線及輸出腳集總電容帶來的反射沖擊。一種可行的連接電路如圖7所示,圖中的旁路電容用于提供從端點(diǎn)電阻結(jié)點(diǎn)到地的交流短路。為保證高速下的保真度,連接輸出腳至輸出傳輸線或負(fù)載電阻部分的連線應(yīng)越短越好。

采用該電路時(shí)的輸出電平為：

VOH=VCOM-IOUTRL/4

VOL=VCOM-3IOUTRL/4

VSWING=VOH-VOL=IOUTRL/2

4.3 輸入電流設(shè)置引腳（REF）

圖8是一個(gè)簡(jiǎn)化的等效參考電路。在所有輸出狀態(tài)下,連接在REF和VEE之間的一個(gè)外部電阻RSET可以決定輸出電流的大小。利用這一特點(diǎn)可以實(shí)現(xiàn)對(duì)拉動(dòng)網(wǎng)絡(luò)和傳輸線特性阻抗的選擇,同時(shí)可得到約800mV的輸出小擺動(dòng)。在低速下,利用輸出小擺動(dòng)和大裝載電阻可以得到極有價(jià)值的節(jié)能。其輸出電流可由下式給出：

IOUT=20×1.25V/RSET

在調(diào)整電阻RSET取1kΩ的最小值時(shí),可產(chǎn)生25mA最大的IOUT電流,而將RSET調(diào)至5kΩ的最大值時(shí),可產(chǎn)生5mA的最小輸出電流。在負(fù)載為50Ω、RSET為1.56kΩ（IOUT=16mA）或在雙端點(diǎn)負(fù)載為75Ω、RSET為1.17kΩ（IOUT=21.3mA）時(shí)可以獲得800mV的微小輸出擺動(dòng)。

為將分布電容減至最小以避免引入干擾信號(hào),可將外部調(diào)整電阻安裝在靠近REF腳的地方。并且不要對(duì)其旁路。