引言

　　鎖相環(huán)(PLL: Phase-locked loops)是一種利用反饋控制原理實現(xiàn)的頻率及相位的同步技術(shù)，其作用是將電路輸出的時鐘與其外部的參考時鐘保持同步。隨著集成電路加工中功能器件的尺寸縮小，器件電源電壓也呈下降趨勢，包括PLL和其它混合信號功能所用的電源。然而，PLL的關(guān)鍵元件——“壓控振蕩器”(VCO)的實用技術(shù)要求并未隨之大幅降低。給當(dāng)今的PLL或RF系統(tǒng)設(shè)計師提出了挑戰(zhàn)：低壓PLL IC如何與高壓VCO實現(xiàn)接口。電平轉(zhuǎn)換接口通常利用有源濾波電路來實施，這將在下文討論。

　　本文將分析說明PLL的基本原理，考察采用高壓VCO的PLL設(shè)計的當(dāng)前技術(shù)水平，討論典型架構(gòu)的利弊，并介紹高壓VCO的一些替代方案。

　　1 PLL基本原理

　　鎖相環(huán)(圖1)是一個反饋系統(tǒng)，其中相位比較器或鑒相器驅(qū)動反饋環(huán)路中的VCO，使振蕩器頻率(或相位)精確跟蹤所施加的參考頻率。通常需要用濾波電路，對正/負誤差信號求積分并使之平坦，以及提高環(huán)路穩(wěn)定性。反饋路徑中常包含分頻器，使輸出頻率(VCO的范圍內(nèi))為參考頻率的倍數(shù)。分頻器的頻率倍數(shù)N可以是整數(shù)，也可以是小數(shù)，PLL相應(yīng)地稱為“整數(shù)N分頻PLL”或“小數(shù)N分頻PLL”。

?

　　圖1. 基本鎖相環(huán)

　　PLL是負反饋控制環(huán)路，因此達到均衡時，頻率誤差信號必須為零，以便在VCO輸出端產(chǎn)生精確且穩(wěn)定的頻率N × FREF。

　　PLL有多種實施方法，根據(jù)所需頻率范圍、噪聲和雜散性能以及物理尺寸，可以采用全數(shù)字式、全模擬式或混合電路。目前，高頻(或RF)PLL的常用架構(gòu)既含有全數(shù)字式模塊，如反饋分頻器和鑒相器等，也含有高精度模擬電路，如電荷泵和VCO等。

　　圖2顯示了當(dāng)前器件的高度集成電路示例，這是集成VCO的小數(shù)N分頻PLL IC ADF4350寬帶頻率合成器的框圖，其輸出頻率范圍為137.5 MHz至4400 MHz。

?

　　圖2. ADF4350 PLL頻率合成器框圖

　　限制PLL性能的主要特性有相位噪聲、雜散頻率和鎖定時間。

　　相位噪聲：相當(dāng)于時域中的抖動，相位噪聲是振蕩器或PLL噪聲在頻域中的表現(xiàn)。。

　　雜散：雜散頻率由電荷泵定期更新VCO調(diào)諧電壓而引起，并以與載波相差PFD頻率的偏移頻率出現(xiàn)。

　　鎖定時間：從一個頻率變?yōu)榱硪粋€頻率或響應(yīng)瞬時偏移時，PLL的相位或頻率返回鎖定范圍所需的時間。

　　2 為什么VCO仍然用高壓?

　　高性能VCO是最后幾種不為硅集成潮流所動的電子器件之一。僅幾年前，手機所用的VCO才完全集成到手機無線電芯片組中。但是，在蜂窩基站、微波點對點系統(tǒng)、軍用和航空航天產(chǎn)品以及其它高性能應(yīng)用中，基于硅的VCO則能力有限，仍然需要采用分立方式來實施VCO。原因如下：

　　大多數(shù)商用分立VCO采用容值可變的變?nèi)?a target="_blank">二極管，作為LC振蕩電路的可調(diào)諧元件。改變二極管的電壓會改變其電容，從而改變振蕩電路的諧振頻率。

　　變?nèi)荻O管的任何電壓噪聲都會被VCO增益KV(用MHz/V表示)放大，并轉(zhuǎn)換為相位噪聲。要使VCO相位噪聲保持最小，KV必須盡可能小，但為了實現(xiàn)合理的寬調(diào)諧范圍，KV必須較大。因此，對于要求低相位噪聲和寬調(diào)諧范圍的應(yīng)用，VCO制造商通常會設(shè)計低增益、輸入電壓范圍較大的振蕩器，以滿足這些相互矛盾的要求。

　　3 與高壓VCO接口

　　大多數(shù)商用PLL頻率合成器IC提供電荷泵輸出，其上限約為5.5 V;當(dāng)環(huán)路濾波器僅使用無源器件時，VCO要求較高的調(diào)諧電壓，該輸出不足以直接驅(qū)動VCO。為了達到較高的調(diào)諧電壓，必須利用運算放大器電路實施有源環(huán)路濾波器拓撲結(jié)構(gòu)。

　　實現(xiàn)這種結(jié)構(gòu)的最簡單方法是在無源環(huán)路濾波器之后添加一個增益級。雖然易于設(shè)計，但這種方法有幾個缺點：反相運算放大器配置具有低輸入阻抗，會使無源環(huán)路濾波器承受負載，從而改變環(huán)路動態(tài)特性;同相配置具有足夠高的輸入阻抗，不會使濾波器承受負載，但有源濾波器增益會放大運算放大器的任何噪聲，從而無法受益于前置無源環(huán)路濾波器的濾波功能。

　　圖3顯示建議有源濾波器拓撲結(jié)構(gòu)的兩個示例，其中前置濾波分別使用反相和同相增益。請注意，這些放大器電路是真時間積分器，可強迫PLL環(huán)路在輸入端保持零誤差。環(huán)路之外，所示拓撲結(jié)構(gòu)可能會漂移至供電軌

?

　　a. 反相拓撲結(jié)構(gòu)

?

　　b. 同相拓撲結(jié)構(gòu)

　　圖3. 采用前置濾波的有源濾波器

　　反相拓撲結(jié)構(gòu)的優(yōu)勢是可以將電荷泵輸出偏置在固定電壓，通常為電荷泵電壓的一半(VP/2)，此時對雜散性能最有利。注意應(yīng)提供干凈的偏置電壓，最好是來源于ADP150等專用低噪聲線性穩(wěn)壓器，并在盡可能靠近運算放大器輸入引腳處充分去耦。分壓器網(wǎng)絡(luò)所用的電阻值應(yīng)盡可能小，以便降低噪聲。使用反相拓撲結(jié)構(gòu)時，必須確保PLL IC允許PFD極性反轉(zhuǎn);如有必要，應(yīng)抵消運算放大器的反轉(zhuǎn)，以正確的極性驅(qū)動VCO。ADF4xxx系列就具有這種特性。

　　同相環(huán)路濾波器配置不需要專用偏置，因此這種解決方案可能更緊湊。此時，電荷泵電壓不是偏置在固定電平，而是在其工作電壓范圍內(nèi)變化。