AD420是一款完整的數(shù)字至電流環(huán)路輸出轉(zhuǎn)換器，旨在滿足工業(yè)控制的需要市場(chǎng)。它提供高精度，完全集成，低成本用于產(chǎn)生電流回路信號(hào)的單芯片解決方案，緊湊型24引腳SOIC或PDIP封裝。輸出電流范圍可編程為4 mA至20 mA，0 mA至20 mA或0 mA至超量程功能24毫安。

AD420也可以提供電壓輸出從一個(gè)可配置為提供0 V至5 V的獨(dú)立引腳，0 V至10 V，±5 V或±10 V，增加一個(gè)外部電阻緩沖放大器。3.3 M波特串行輸入邏輯設(shè)計(jì)最大限度地降低了成本電流隔離，通常可以簡(jiǎn)單連接使用過的微處理器。它可以用于3線或異步模式和串行輸出引腳用于允許菊花鏈接隔離柵的電流回路側(cè)有多個(gè)DAC。

AD420采用sigma-delta（Σ-Δ）DAC技術(shù)實(shí)現(xiàn)16位單調(diào)性，成本極低。全面結(jié)算至0.1％發(fā)生在3毫秒內(nèi)。唯一的外部組件要求（除了正常的瞬態(tài)保護(hù)電路）兩個(gè)低成本電容器用于DAC輸出濾波器。如果AD420在極端溫度和電源下使用電壓，外部輸出晶體管可用于最小化

通過BOOST引腳在芯片上實(shí)現(xiàn)功耗。錯(cuò)誤當(dāng)環(huán)路中發(fā)生開路時(shí)，DETECT引腳發(fā)出信號(hào)。

片上電壓參考可用于提供精度除AD420外，還可以向外部元件施加+ 5V電壓用戶希望溫度穩(wěn)定性超過25 ppm /°C，a外部精密基準(zhǔn)電壓源如AD586可用作參考資料。

AD420采用24引腳SOIC和PDIP工作溫度范圍為-40°C至+ 85°C。

特征：

4 mA-20 mA，0 mA-20 mA或0 mA-24 mA電流輸出、16位分辨率和單調(diào)性

±0.012％最大積分非線性

±0.05％最大偏移（可修剪）

±0.15％最大總輸出誤差（可微調(diào)）

靈活的串行數(shù)字接口（3.3 MBPS）

片上環(huán)路故障檢測(cè)

片上5 V基準(zhǔn)電壓（最大25 ppm /°C）

異步CLEAR功能

最大供電范圍為32 V.

輸出環(huán)路符合0 V至VCC - 2.75 V

24引腳SOIC和PDIP封裝

功能框圖

產(chǎn)品亮點(diǎn)：

1. AD420是一款單芯片解決方案，可產(chǎn)生4 mA電流控制器端的20 mA或0 mA至20 mA信號(hào)當(dāng)前循環(huán)。

2. AD420的電源范圍為12 V至32 V.輸出環(huán)路兼容性為0 V至VCC - 2.75 V.

3.靈活的串行輸入可用于3線模式使用SPI?或MICROWIRE?微控制器，或使用異步模式，最小化數(shù)量需要控制信號(hào)。

4.串行數(shù)據(jù)輸出引腳可用于任何菊花鏈AD420的數(shù)量在3線模式下一起使用。

5.上電時(shí)，AD420將其輸出初始化為低電平所選范圍的結(jié)束。

6. AD420有一個(gè)異步CLEAR引腳，可以發(fā)送輸出到所選范圍的低端（0 mA，4 mA，或0 V）。

7. AD420 BOOST引腳可容納外部引腳晶體管可以降低芯片的功耗。

8.偏移量為±0.05％，總輸出誤差為±0.15％如果需要，可以使用兩個(gè)外部電位計(jì)進(jìn)行修整。

引腳配置和功能描述

1、VLL輔助緩沖+4.5 V數(shù)字邏輯電壓。該引腳是數(shù)字的內(nèi)部電源電壓電路，可用作上拉電阻的終端。外接+5 V電源即可連接到VLL。它將覆蓋此緩沖電壓，從而降低內(nèi)部功耗。該應(yīng)使用0.1μF電容將VLL引腳去耦至GND。請(qǐng)參閱電源和去耦部分。

2、故障檢測(cè)故障檢測(cè)連接到上拉電阻，當(dāng)輸出電流不匹配時(shí)置為低電平DAC的編程值，例如，在電流環(huán)斷開的情況下。

3、RANGE SELECT 2選擇轉(zhuǎn)換器的輸出操作范圍。一個(gè)輸出電壓范圍和三個(gè)

4、RANGE SELECT 1輸出電流范圍可用。

5、CLEAR有效VIH無條件強(qiáng)制輸出達(dá)到其編程范圍的最小值。 CLEAR之后移除DAC輸出將保持此值。輸入寄存器中的數(shù)據(jù)不受影響。

6、LATCH在3線接口模式下，上升沿并行將串行輸入寄存器數(shù)據(jù)加載到DAC中。至使用異步式通過限流電阻將LATCH連接到VCC。

7、時(shí)鐘數(shù)據(jù)時(shí)鐘輸入。時(shí)鐘周期等于3線接口模式下的輸入數(shù)據(jù)比特率異步模式下比特率的16倍。

8、串行數(shù)據(jù)輸入數(shù)據(jù)。

9、DATA OUT串行數(shù)據(jù)輸出。在3線接口模式下，此輸出可用于菊花鏈多路復(fù)用AD420s。在異步模式下，正脈沖將指示停止位后的幀錯(cuò)誤接收。

數(shù)字線路上的三線接口快速邊緣INPUT其中一個(gè)串行輸入具有快速上升沿（《100 ns）

（CLOCK，DATA IN，LATCH）而另一個(gè)輸入為邏輯高電平，該部分可能被觸發(fā)進(jìn)入測(cè)試模式和內(nèi)容數(shù)據(jù)寄存器可能會(huì)損壞，這可能會(huì)導(dǎo)致輸出加載的值不正確。 如果是快速邊緣預(yù)計(jì)在數(shù)字輸入線上，建議使用在串行加載DAC期間，鎖存線保持在邏輯0。同樣，在更新期間，時(shí)鐘線應(yīng)保持低電平DAC通過鎖存引腳。 或者，添加小數(shù)字線上的電容值將減慢邊沿。

異步接口

請(qǐng)注意，在異步模式操作的時(shí)序圖中，每個(gè)數(shù)據(jù)字由START（0）位和STOP幀構(gòu)成（1）位。 數(shù)據(jù)時(shí)序是相對(duì)于上升沿的CLOCK位于每個(gè)位單元的中心。 位單元是16個(gè)時(shí)鐘long，第一個(gè)單元（START位）從第一個(gè)時(shí)鐘開始跟隨START位的前沿（下降沿）。 就這樣MSB（D15）在開始后24個(gè)時(shí)鐘周期采樣START位，D14在時(shí)鐘編號(hào)40采樣，依此類推。在寫下一個(gè)字DATA之前的任何死區(qū)時(shí)間IN引腳必須保持在邏輯1。當(dāng)接收到STOP位時(shí)，DAC輸出會(huì)更新。 在幀錯(cuò)誤的情況（STOP位采樣為0）AD420將在DATA OUT引腳輸出一個(gè)時(shí)鐘脈沖采樣后的時(shí)鐘周期內(nèi)的周期寬STOP位。如果成幀，DAC輸出將不會(huì)更新檢測(cè)到錯(cuò)誤。

解析度：對(duì)于16位分辨率，1 LSB = FSR的0.0015％。在里面4 mA-20 mA范圍1 LSB = 244 nA。積分非線性ADI公司將積分非線性定義為最大值實(shí)際調(diào)整后的DAC輸出偏離理想值模擬輸出（從0到FS的直線 - 1 LSB）任何位組合。這也稱為相對(duì)準(zhǔn)確度。

微分非線性：微分非線性是衡量變化的指標(biāo)模擬輸出，歸一化到滿量程，與LSB相關(guān)聯(lián)更改數(shù)字輸入代碼。單調(diào)行為需要差分線性誤差大于-1 LSB感興趣的溫度范圍。

單調(diào)性：如果輸出增加或保持，則DAC是單調(diào)的恒定增加數(shù)字輸入，結(jié)果是輸出將始終是輸入的單值函數(shù)。

增益錯(cuò)誤：增益誤差衡量理想值之間的輸出誤差DAC和實(shí)際設(shè)備輸出，在偏移后加載全1錯(cuò)誤已經(jīng)調(diào)整出來。

偏移誤差：失調(diào)誤差是輸出電流與理想值的偏差值表示為滿量程輸出的百分比在DAC中加載0。

漂移：漂移是參數(shù)（例如增益和偏移）的變化指定的溫度范圍。漂移溫度系數(shù)，以ppm /°C表示，通過測(cè)量參數(shù)計(jì)算得出在TMIN，25°C和TMAX并除以其中的變化參數(shù)由相應(yīng)的溫度變化。

電流環(huán)路電壓符合性：電壓兼容性是IOUT引腳的最大電壓輸出電流將等于編程值。

運(yùn)作理論

AD420采用sigma-delta（Σ-Δ）架構(gòu)來實(shí)現(xiàn)數(shù)模轉(zhuǎn)換。這種架構(gòu)尤其如此非常適合相對(duì)較低的帶寬要求工業(yè)控制環(huán)境因其固有的特點(diǎn)高分辨率的單調(diào)性。

在AD420中，二階調(diào)制器用于將復(fù)雜性和芯片尺寸降至最低。來自的單比特流調(diào)制器控制一個(gè)開關(guān)電流源由兩個(gè)連續(xù)時(shí)間電阻器 - 電容器部分濾波。電容器是唯一必須的外部元件添加了標(biāo)準(zhǔn)的電流輸出操作。濾波后的電流被放大并鏡像到供電軌以便應(yīng)用只需看到4 mA-20 mA，0 mA-20 mA或0 mA-24 mA相對(duì)于地的電流源輸出。 AD420采用BiCMOS工藝制造，非常適合實(shí)現(xiàn)高性能的低壓數(shù)字邏輯和高壓模擬電路。

AD420還可以提供電壓輸出而不是電流如果需要，循環(huán)輸出。增加了一個(gè)外部放大器允許用戶獲得0 V-5 V，0 V-10 V，±5 V或±10 V.

AD420具有一個(gè)環(huán)路故障檢測(cè)電路，可以發(fā)出警告IOUT的電壓試圖超過合規(guī)范圍開環(huán)電路或電源電壓不足。該故障檢測(cè)是一個(gè)有效的低開漏信號(hào)，因此一個(gè)可以將幾個(gè)AD420連接到一個(gè)上拉電阻全局錯(cuò)誤檢測(cè)。上拉電阻可以連接到VLL引腳或外部+5 V邏輯電源。IOUT電流由PMOS晶體管控制內(nèi)部放大器如功能框圖所示。產(chǎn)生故障輸出的內(nèi)部電路避免了使用具有窗口限制的比較器，因?yàn)檫@需要FAULT DETECT輸出之前的實(shí)際輸出錯(cuò)誤變得活躍。相反，當(dāng)信號(hào)產(chǎn)生時(shí)AD420輸出級(jí)的內(nèi)部放大器小于剩余約1伏的驅(qū)動(dòng)能力何時(shí)輸出PMOS晶體管的柵極幾乎到達(dá)地。因此，F(xiàn)AULT DETECT輸出會(huì)在之前稍微激活達(dá)到合規(guī)限制。由于進(jìn)行了比較在輸出放大器的反饋回路內(nèi)，輸出通過開環(huán)增益保持精度，無輸出在故障檢測(cè)輸出變?yōu)榛顒?dòng)狀態(tài)之前發(fā)生錯(cuò)誤。3線數(shù)字接口，包括DATA IN，CLOCK，和LATCH，連接所有常用的串行微處理器，無需添加任何外部膠水邏輯。數(shù)據(jù)是在CLOCK的控制下加載到輸入寄存器中

當(dāng)選通LATCH時(shí)加載到DAC。如果用戶想要從本質(zhì)上減少電流隔離器的數(shù)量安全應(yīng)用，AD420可配置為運(yùn)行異步模式。通過連接選擇此模式通過限流電阻將LATCH引腳連接至VCC。數(shù)據(jù)

然后必須與開始和停止位組合以構(gòu)建幀信息并觸發(fā)內(nèi)部LATCH信號(hào)。

AD420可提供4 mA-20 mA，0 mA-20 mA或0 mA-24 mA輸出，無任何有源外部元件。過濾電容器C1和C2可以是任何類型的低成本陶瓷電容。為滿足3 ms的指定滿量程建立時(shí)間，需要低介電吸收電容（NPO）。合適的值是C1 =0.01μF和C2 =0.01μF。

標(biāo)準(zhǔn)配置圖

驅(qū)動(dòng)感應(yīng)負(fù)荷

驅(qū)動(dòng)電感或定義不明確的負(fù)載時(shí)，請(qǐng)連接0.01μFIOUT（引腳18）和GND（引腳11）之間的電容。這確保了AD420的穩(wěn)定性，負(fù)載超過50 mH。沒有最大電容限制。電容元件加載可能導(dǎo)致較慢的穩(wěn)定，但這可能會(huì)被掩蓋AD420的建立時(shí)間。程序化的變化電流可能會(huì)導(dǎo)致輸出端產(chǎn)生反電動(dòng)勢(shì)電壓超出AD420的合規(guī)性。為了防止這種電壓從超過供電軌連接保護(hù)二極管

IOUT與每個(gè)VCC和GND之間。

電壓模式輸出

由于AD420是單電源器件，因此需要添加一個(gè)外部緩沖放大器到VOUT引腳以獲得選擇雙極性輸出電壓范圍如下圖所示。

可選的跨度和零修剪

對(duì)于希望低于指定值的用戶偏移和增益誤差，下圖顯示了一種修剪這些的簡(jiǎn)單方法參數(shù)。應(yīng)注意選擇低漂移電阻因?yàn)樗鼈儠?huì)影響溫度漂移性能DAC。調(diào)整算法是迭代的。程序在4 mA-20 mA模式下調(diào)整AD420即可

完成如下：

1.偏移調(diào)整。加載全零。調(diào)整RZERO4.00000 mA輸出電流。

2.增益調(diào)整。加載所有。調(diào)整RSPAN為19.99976 mA（FS - 1 LSB）輸出電流。返回步驟I并迭代直到獲得收斂。

REF OUT（5 V）和GND引線之間的RZERO變化偏移調(diào)節(jié)范圍為-1.5 mA至6 mA（1.5 mA / V.

以1 V為中心。5kΩRSPAN2電阻與電阻并聯(lián)內(nèi)部40 W感應(yīng)電阻，導(dǎo)致增益增加+ 0.8％。當(dāng)RSPAN變?yōu)?00Ω時(shí)，REF IN上的電壓為通過RSPAN和30kΩREFIN的組合衰減輸入電阻。與RSPAN2一起添加時(shí)結(jié)果調(diào)整范圍為-0.8％至+ 0.8％。

三線接口

下圖顯示了采用3線接口連接的AD420模式。AD420數(shù)據(jù)輸入模塊包含一個(gè)串行輸入移位寄存器和并行鎖存器。移位寄存器的內(nèi)容由DATA IN信號(hào)和上升沿控制時(shí)鐘。根據(jù)LATCH引腳的請(qǐng)求，DAC和內(nèi)部鎖存器從移位寄存器并行輸出更新。該更新DAC時(shí)，CLOCK應(yīng)保持不活動(dòng)狀態(tài)。

使用具有故障檢測(cè)的多個(gè)DAC3線接口模式可以使用串行數(shù)據(jù)輸出輕松連接多個(gè)DAC。對(duì)兩個(gè)AD420進(jìn)行編程上圖中，需要32個(gè)數(shù)據(jù)位。前16位是時(shí)鐘控制的進(jìn)入DAC1的輸入移位寄存器。接下來的16位發(fā)送通過DATA OUT引腳的前16位DAC1到DAC2的輸入寄存器。輸入移位寄存器兩個(gè)DAC作為單個(gè)32位移位寄存器工作，具有前導(dǎo)16位表示DAC2和DAC2的信息尾隨16位用于DAC1。 然后更新每個(gè)DAC根據(jù)LATCH引腳的要求。菊花鏈可以根據(jù)需要擴(kuò)展到盡可能多的DAC。

異步接口使用

光電耦合器AD420以異步接口模式連接光耦合器如下圖所示。異步操作最小化隔離所需的控制信號(hào)的數(shù)量來自控制回路的數(shù)字系統(tǒng)。連接電阻器需要在LATCH引腳和VCC之間激活它模式。對(duì)于VCC低于18 V的操作，請(qǐng)使用50kΩ上拉電阻電阻器;從18 V到32 V，使用100kΩ。

異步模式要求時(shí)鐘以16倍的速度運(yùn)行因此，數(shù)據(jù)比特率以最大輸入數(shù)據(jù)速率運(yùn)行在150 kBPS時(shí)，需要2.4 MHz的輸入時(shí)鐘。實(shí)際上實(shí)現(xiàn)的數(shù)據(jù)速率可能受光耦合器類型的限制選擇。可以進(jìn)一步減少控制信號(hào)的數(shù)量通過在電流回路上創(chuàng)建適當(dāng)?shù)臅r(shí)鐘信號(hào)隔離屏障的一面。如果光耦合器比較慢使用上升和下降時(shí)間，可能需要施密特觸發(fā)器數(shù)字輸入，以防止錯(cuò)誤的數(shù)據(jù)被呈現(xiàn)DAC。