隨著半導體技術和無線通訊技術的發(fā)展，無線移動產(chǎn)品已得到廣泛使用。作為無線信息接收的最前端部件，低噪聲放大器具有其特殊的地位和作用，其性能尤其是噪聲系數(shù)幾乎決定了整個接收鏈路的噪聲性能。本文著重從穩(wěn)定性、噪聲源、線性度、匹配網(wǎng)路關鍵點進行分析，并針對WCDMA接收機系統(tǒng)應用，設計了低噪聲放大器，電路采用TSMC90nmCMOS工藝。芯片測試結(jié)果表明，該低噪聲放大器，電壓增益達到20 dB、噪聲系數(shù)NF為1.4 dB、IIP3為-3.43 dBm。

1 低噪聲放大器工作原理

低噪聲放大器設計難點主要在于高增益、低噪聲系數(shù)、高穩(wěn)定性、低功耗以及良好輸入輸出匹配網(wǎng)路等關鍵指標上的平衡。下面著重從這些關鍵性能上，對低噪聲放大器電路進行分析。

1.1 輸入阻抗分析

低噪聲放大器LNA輸入級結(jié)構通常為圖1所示。輸入MOS晶體管源級接電感L，柵極電感l(wèi)g以及電容Cs為匹配網(wǎng)絡。從圖1電路分析得LNA輸入阻抗Zin

式中，Cgs為輸入晶體管的柵源寄生電容;gm為跨導，根據(jù)TSMC工藝技術文檔可查，此輸入管工作電流為2.65 mA，偏置電壓為2.25 V的情況下，特征頻率ωT約為30 GHz，因此可通過ls值來匹配出50 Ω純電阻，Zin的虛部則可與Cs和lg匹配，使得Z’in的虛部為零。

若不考慮諧振工作頻率而只考慮源阻抗匹配則無需lg電感，但LNA是窄帶工作，因此必須確保在工作頻率上諧振與lg作用相同。匹配網(wǎng)絡本身具有增益，在工作頻率上最好使得匹配網(wǎng)絡的增益達到最高，即匹配網(wǎng)絡諧振也必須在工作頻率上。在設計過程中可通過觀察，LNA和匹配網(wǎng)絡各自的電壓增益曲線來進行驗證。根據(jù)工作頻率2 GHz和阻抗匹配確定lg為22 nH，Cs為10 pF。圖4為匹配網(wǎng)絡電壓增益。

1.2 噪聲分析

圖1匹配網(wǎng)絡下LNA的噪聲分析。其噪聲源主要有MOS管的溝道噪聲，電感l(wèi)g的串聯(lián)寄生電阻和MOS管柵極多晶電阻Rg的熱噪聲，以及信號源內(nèi)阻的熱噪聲。溝道噪聲

設計時需考慮匹配網(wǎng)絡上的電感l(wèi)g存在寄生電阻的，即電感的Q值不可能是無窮大，所以要盡量選用Q值高的電感應用。另外，還需盡量減小MOS管的柵極多晶電阻，在畫版圖時柵極輸入線應盡可能短或減小連接孔電阻，而從噪聲系數(shù)表達式看，也可通過調(diào)節(jié)gdo和特征頻率來降低噪聲系數(shù)。

1.3 線性度分析

線性度是低噪聲放大器的一個重要指標，如何提高系線性度是設計的難點。圖1中輸入晶體管源極所接電感l(wèi)s一方面起著輸入阻抗匹配的作用，同時也可用以提高放大器的線性度，達到源極負反饋提高線性度的作用。輸入晶體管的電流為

從式中可看出，若電感的阻抗遠大于跨導的倒數(shù)，則電流是跨導的弱函數(shù)，而與輸入電壓可近似為線性關系。設計時可適當增大跨導gm，但功率不能過高，同時器件尺寸不可過大，以避免因線性度提高而導致其他指標變差。

1.4 增益和隔離度分析

增益是低噪聲放大器的原則性指標，如何提高其增益而不降低其他性能，是分析和設計的重點。圖1共源管的寄生電容Cgd等效柵到地的電容和漏到地的電容分別為C1、C2。

C2≈A×Cgd，此時的C2直接為輸出端的寄生電容，共源管的溝到電流將由C2和負載分流，負載阻抗值較大，而電容C2越大阻抗越小，從而分的電流也將越大，這也將降低增益，并將影響輸出諧振網(wǎng)絡。另外輸入和輸出可直接通過Cgd在高頻下形成信號通路，這使得逆向隔離差甚至可能輸入輸出閉環(huán)不穩(wěn)定。為了避免增益損耗和逆向隔離差的問題，可采用共源共柵結(jié)構取代共源結(jié)構的低噪聲放大器LNA。在采用共柵管連接之后由于共柵管的柵極高頻下為虛地，因此寄生Cgd形成的信號通路將避免，從而改善了逆向隔離性能且提高了穩(wěn)定性。采用共柵連接C2將變小為

同時從漏往上看的阻抗變?yōu)?/p>

，這便增大了阻抗的電流增益，并將提高LNA的電壓增益。

2 整體電路設計

通過對低噪聲放大器LNA性能分析，綜合設計了一個全差分拓撲型共源共柵結(jié)構的低噪聲放大器，電路主體結(jié)構如圖3所示。電路采用全差分輸入和輸出，差分輸入一方面可提高放大器的增益，另外一方面可拓寬放大器的輸入信號動態(tài)范圍。采用共源共柵結(jié)構即可提高增益也可增強隔離度。負載通過電感和電容組成，而并非采用電阻，目的是減小輸出級噪聲。此外，輸出還需匹配網(wǎng)絡，通過其在2 GHz頻率下諧振，產(chǎn)生一個虛擬的負載電阻。電路中采用TSMC電感為4抽頭射頻器件，有利于差分結(jié)構的對稱使用。

3 版圖設計

整體上版圖按照對稱緊湊進行。同原理圖類似，同樣是上面布局為輸出諧振電感，中間布局為電容和共源共柵放大器以及偏置電路的電阻，為了完全對稱，偏置電路電阻采用了兩個等值電阻并聯(lián)，如圖1所示。接下來布局為源級電感，最下方布局為偏置電路和電流鏡的MOS晶體管，其W相同，只是finger數(shù)目不同，這有利于版圖的對稱和緊湊。版圖連線上嚴格按照電流密度來設定線寬，高頻信號線采用135°折線連接，連接孔處盡量采用多孔連接。由于不同的金屬層的位置不同以及自身的單位長度上寄生電阻值的差異，因此選用金屬層連接需充分考慮以上情況。金屬5和金屬6寄生電阻值小，且為頂層金屬。因此電感和電容采用以上兩層金屬連接，版圖上需盡量使差分輸入線的寄生電阻小，LNA版圖上充分的加大了線寬和減小連線長度以此減小噪聲。

4 芯片測試

電路通過TSMC90nm工藝代工流片。主要測試點有噪聲系數(shù)、線性度、電壓增益等指標。線性度反應的是信號經(jīng)過低噪聲放大后的失真程度。其衡量指標有1 dB壓縮點和IIP3 dB壓縮點。1 dB壓縮點反應的是信號隨著強度增加，低噪聲放大器對信號非線性放大。IIP3 dB是指信號頻率附近的干擾信號同有用信號產(chǎn)生的三階交條信號對有用信號的干擾程度。采用瞬態(tài)測試，輸入一個大小為20 mV的2 GHz正弦信號，測試輸出正弦信號的大小以測得放大器的增益。取30顆樣片分別測試并記錄其性能指標，電壓增益、噪聲系數(shù)、IIP3壓縮點測試結(jié)果分別如下圖所示。統(tǒng)計結(jié)果分析表明電路的一致性較高，滿足應用要求。

5 結(jié)束語

文中基于Tsmc0.18μmCMOS工藝，設計了一個全差分的共源共柵低噪聲放大器。在電路片內(nèi)集成電感，在版圖上布局。經(jīng)樣片測試結(jié)果表明，該電路可獲得穩(wěn)定的輸出性能，且一致性高。正常工作條件下，平均電壓增益達到20.4 dB，噪聲系數(shù)為1.44dB，另外IIP3為-3.43 dBm。測試數(shù)據(jù)證明，該設計具有一定的推廣性，可廣泛應用于接收機前端放大。