1—輸入偏置電流和輸入失調(diào)電流

一般運放的datasheet中會列出眾多的運放參數(shù)，有些易于理解，我們常關(guān)注，有些可能會被忽略了。在接下來的一些主題里，將對每一個參數(shù)進行詳細的說明和分析。力求在原理和對應(yīng)用的影響上把運放參數(shù)闡述清楚。由于本人的水平有限，寫的博文中難免有些疏漏，希望大家批評指正。

第一節(jié)要說明的是運放的輸入偏置電流Ib和輸入失調(diào)電流Ios .眾說周知，理想運放是沒有輸入偏置電流Ib和輸入失調(diào)電流Ios .的。但每一顆實際運放都會有輸入偏置電流Ib和輸入失調(diào)電流Ios .我們可以用下圖中的模型來說明它們的定義。

輸入偏置電流Ib是由于運放兩個輸入極都有漏電流(我們暫且稱之為漏電流)的存在。我們可以理解為，理想運放的各個輸入端都串聯(lián)進了一個電流源，這兩個電流源的電流值一般為不相同。也就是說，實際的運入，會有電流流入或流出運放的輸入端的(與理想運放的虛斷不太一樣)。那么輸入偏置電流就定義這兩個電流的平均值，這個很好理解。輸入失調(diào)電流呢，就定義為兩個電流的差。

說完定義，下面我們要深究一下這個電流的來源。那我們就要看一下運入的輸入級了，運放的輸入級一般采用差分輸入(電壓反饋運放)。采用的管子，要么是三級管bipolar，要么是場效應(yīng)管FET。如下圖所示，對于bipolar,要使其工作在線性區(qū)，就要給基極提供偏置電壓，或者說要有比較大的基極電流，也就是常說的，三極管是電流控制器件。那么其偏置 電流就來源于輸入級的三極管的基極電流，由于工藝上很難做到兩個管子的完全匹配，所以這兩個管子Q1和Q2的基極電流總是有這么點差別，也就是輸入的失調(diào)電流。Bipolar輸入的運放這兩個值還是很可觀的，也就是說是比較大的，進行電路設(shè)計時，不得不考慮的。而對于FET輸入的運放，由于其是電壓控制電流器件，可以說它的柵極電流是很小很小的，一般會在fA級，但不幸的是，它的每個輸入引腳都有一對ESD保護二極管。這兩個二極管都是有漏電流的，這個漏電流一般會比FET的柵極電流大的多，這也成為了FET輸入運放的偏置電流的來源。當(dāng)然，這兩對ESD保護二極管也不可能完全一致，因此也就有了不同的漏電流，漏電流之差也就構(gòu)成了輸入失調(diào)電流的主要成份。

下面列表中上表是bipolar的LM741的輸入偏置電流和輸入失調(diào)電流，這個電流流到外面電阻，即使是K歐級的，也會產(chǎn)生幾十uV的失調(diào)電壓，再經(jīng)放大，很容易就會使輸出的電壓誤差到mV級。下表則是CMOSFET的OPA369的輸入偏置電流和輸入失調(diào)電流，這兩個值要小的多了，比較好的COMS運放輸入偏置電流和輸入失調(diào)電流的典型值可以做到小于1pA的目標。

這里還要強調(diào)的是，ESD的反向漏電流是與其反相電壓有關(guān)的。因此當(dāng)Vin=(Vcc-Vss)/2 時，加在兩個ESD保護二極管的電壓相當(dāng)，他們的反向電流可以認為是近似相等的，此時理想情況是無電流流入或流出的，實際情況是電流達到最小值。因此這時有最小的偏置電流，當(dāng)運放輸入端電壓Vin不等于(Vcc-Vss)/2，勢必造成一個二極管的反向電壓高，另一個低，此時兩個二極管的反向漏電流就不等了，這個差電流就會構(gòu)成了輸入偏置電流的主要成份。這個現(xiàn)場稱為領(lǐng)節(jié)效應(yīng)。因此要使FET輸入偏置電流最小，就要把共模電壓設(shè)置在(Vcc-Vss)/2處。

上面分析了定義和來源。下面就要說說這兩個參數(shù)對電路的影響了，輸入偏置電流會流過外面的電阻網(wǎng)絡(luò)，從而轉(zhuǎn)化成運放的失調(diào)電壓，再經(jīng)運放話后就到了運入的輸出端，造成了運放的輸入誤差。這也就說明了，在反向放大電路中，為什么要在運放的同相輸入端連一個電阻再接地的原因。并且這個電阻要等于反向輸入端的電阻和反饋電阻并聯(lián)后的值。這就是為了使兩個輸入端偏置電流流過電阻時，形成的電壓值相等，從而使它們引入的失調(diào)電壓為0。這樣說，太抽象了，還是看下面一組圖容易理解一些。

再有一點，對于微小電流檢測的電路，一般為跨阻放大電路，如光電二極管的探測電路，一般有用光信號都比較微弱轉(zhuǎn)化的光電源信號更微弱，常常為nA級甚于pA級。這個電路的本意是想讓光電流向反饋電阻流動從而在放大電路輸出端產(chǎn)生出電壓。如果選用的運放的輸入偏置電流過大，剛這個微弱的光電流會有一部分流入到運放的輸入端，而達不到預(yù)設(shè)的I/V線性轉(zhuǎn)化。

還需要注意的一點時，許多運放的輸入失調(diào)電流會隨著溫度的變化而變化，如下圖所示OPAl350的輸入失調(diào)電流會在高于25度時快速的升高。在100度時的輸入偏置電流是25度時的幾百倍。如果設(shè)計的系統(tǒng)是在很寬的溫度范圍內(nèi)工作，這一因素不得不考慮。

以上啰啰嗦嗦的講了運放的輸入偏置電流和失調(diào)電流，希望對大家有用。下一節(jié)中將詳細剖析其它參數(shù)。

2—如何測量輸入偏置電流Ib，失調(diào)電流Ios

上一節(jié)講了運放輸入偏置電流和輸入失調(diào)電流。這一節(jié)給出輸入偏置電流測量方式。總體來說主要有兩種測試方法， 一種是讓輸入偏置電流流入一個大的電阻，從而形成一個失調(diào)電壓，然后放大失調(diào)電壓并進行測量，這樣就可以反算出輸入偏置;另一種方法是讓輸入偏置電流流入一個電容，用電容對這個電流進行積分，這樣只要測和電容上的電壓變化速率，就可以計算出運放的偏置電流。

先介紹第一種方法，具體電路如下圖所示，C1是超前補償電容以防止電路的振蕩，根據(jù)實際電路選擇。OP2是測試輔助運放，需選低偏置電壓和低偏置電流的運放。測試步驟和原理下面一步一步進行推算。

(1)首先測試運放的失調(diào)電壓。關(guān)閉S1和S2，測試出OP2運放的輸出電壓記下Vout 。則輸入失調(diào)電壓為：

(2)打開S2,待測運放的Ib+流入R2，會形成一個附加的失調(diào)電壓Vos1，測試出OP2運放的輸出電壓記下Vout1。則運放同向輸入失調(diào)電壓為：

(2)關(guān)閉S2，打開S1,待測運放的Ib-流入R1，會形成一個附加的失調(diào)電壓Vos2，測試出OP2運放的輸出電壓記下Vout2。則運放反向輸入失調(diào)電壓為：

(4)運放輸入偏置電流為

Ib=[(Ib+)+(Ib-)]/2

運放輸入失調(diào)電流為

Ios=(Ib+)-(Ib-)

這種測試方法有幾個缺點，一個是使用了很大的電阻R1和R2，一般會是M歐級，這兩個電阻引入了很大的電壓噪聲。受到電阻R1和R2的阻值的限制，難以測得FET輸入運放的偏置電流。

第二種方法測試方法，是讓運放的輸入偏置電流流入電容，具體測試如下圖。從圖中的公式很容易理解測試的原理，這個測試的關(guān)鍵，是選取漏電流極小的電容。

(1)打開S1，IB+流入電容C，用示波器觀察Vo的變化，結(jié)果如下圖，按上圖的方法就可以計算出IB+。

ΔV /mVΔt /sC /nFIb /nA

No.1 IB+1666.689.540.237072

(2)關(guān)閉S1打開S2，IB-流入電容C，用示波器觀察Vo的變化，結(jié)果如下圖，可以計算出IB-。

(3)再根據(jù)定義就可以計算出運放的輸入偏置電流和失調(diào)電流。

ΔV /mVΔt /sC /nFIb /nA

No.1 IB-443.229.540.13036

這種測試方法可以測得fA級的失調(diào)電流。測試時需要選用低漏電流的電容，推薦使用極低漏電流的特氟龍電容，聚丙烯(PP)電容或聚苯乙烯電容。

再分享一個經(jīng)驗，就是貼片電容在焊接過程中，由于引腳可能殘留焊錫膏等雜質(zhì)，會使FET運放的漏電流大大的增加。曾經(jīng)測試一個偏置電流為小于10pA級的運放，由于沒有對引腳 進行清洗，結(jié)果測得結(jié)果出現(xiàn)了很大的誤差，或者叫差錯，達了nA的水平了。

3—輸入失調(diào)電壓Vos及溫漂

在運放的應(yīng)用中，不可避免的會碰到運放的輸入失調(diào)電壓Vos問題，尤其對直流信號進行放大時，由于輸入失調(diào)電壓Vos的存在，放大電路的輸出端總會疊加我們不期望的誤差。舉個簡單，老套，而經(jīng)典的例子，由于輸入失調(diào)電壓的存在，會讓我們的電子秤在沒經(jīng)調(diào)校時，還沒放東西，就會有重量顯示。我們總不希望，買到的重量與實際重有差異吧，買蘋果差點還沒什么，要是買白金戒指時，差一克可是不少的money哦。下面介紹一下運放的失調(diào)電壓，以及它的計算。最后再介紹一些低輸入失調(diào)電壓運放。不足之處，多多拍磚。

理想情況下，當(dāng)運放兩個輸入端的輸入電壓相同時，運放的輸出電壓應(yīng)為0V，但實際情況確是，即使兩輸入端的電壓相同，放大電路也會有一個小的電壓輸出。如下圖，這就是由運放的輸入失調(diào)電壓引起的。

當(dāng)然嚴格的定義應(yīng)為，為了使運放的輸出電壓等于0，必需在運放兩個輸入端加一個小的電壓。這個需要加的小電壓即為輸入失調(diào)電壓Vos。注意，是為了使出電壓為0，而加的輸入電壓，而不是輸入相同時，輸出失調(diào)電壓除以增益(微小區(qū)別)。

運放的輸入失調(diào)電壓來源于運放差分輸入級兩個管子的不匹配。如下圖。受工藝水平的限制，這個不匹配是不可避免的。差分輸入級的不匹配是個壞孩子，它還會引起很多其他的問題，以后介紹。

曾經(jīng)請教過資深的運放設(shè)計工程師，據(jù)他講，兩個管子的匹配度在一定范圍內(nèi)是與管子的面積的平方根成正比，也就是說匹配度提高為原來的兩倍。面積要增加四倍，當(dāng)?shù)竭_一個水平時，即使再增加面積也不會提高匹配度了。提高面積是要增加IC的成本的哦。所在有一個常被使用的辦法，就是在運放生產(chǎn)出來后，進行測試，然后再Trim(可以理解為調(diào)校了)。這樣就能使運放的精度大在提高。當(dāng)然，測試和Trim都是需要成本的哦。所以精密運放的價格都比較貴。這段只當(dāng)閑聊，呵呵。

我們關(guān)注輸入失調(diào)電壓，是因為他會給放大電路帶來誤差。下面就要分析它帶來的誤差。在計算之前，我們再認識一個讓我們不太爽的參數(shù)，失調(diào)電壓的溫漂，也就是說，上面提到的輸入失調(diào)電壓會隨著溫度的變化而變化。而我們的實際電路的應(yīng)用環(huán)境溫度總是變化的，這又給我們帶來了棘手的問題。下表就是在OPA376 datasheet上截取下來的參數(shù)。它溫漂最大值為1uV/℃(-40℃to 85℃)。一大批運放的Vos是符合正態(tài)分布的，因此datasheet一般還會給出offset分布的直方圖。

當(dāng)溫度變化時，輸入失調(diào)電壓溫漂的定義為：

剛忘記了另一個重要的參數(shù)，就是運放輸入失調(diào)電壓的長期漂移，一般會給出類似uV/1000hours或uV/moth等。有些datasheet會給出這一參數(shù)。

下面舉例計算一下OPA376，在85℃時的最大失調(diào)電壓，主要是兩部分，一部分是25度時的輸入失調(diào)電壓，另一部分是溫度變化引起的失調(diào)電壓漂移。

具體步聚如下圖。從結(jié)果來看似1uV/℃溫漂，在乘上溫度變化時，就成為了誤差的主導(dǎo)。因此，如果設(shè)計的電路在寬的溫度范圍下應(yīng)用，需在特別關(guān)注溫漂。

Vos(85℃)= 25uV+60uV=85uV.

如果放大電路的Gain改為100,則最大輸出失調(diào)電壓就為8.5mV。這是最差的情況。

關(guān)于輸入失調(diào)電壓的測試在"運放參數(shù)的詳細解釋和分析-part2，如何測量輸入偏置電流Ib，失調(diào)電流Ios"中有介紹，感興趣的話，可以去看看。還有簡單的測試方法，如下圖：

Vos = Vout/1001

需要提醒的是，使用簡易方法測試單電源運放的輸入失調(diào)電壓時，需要將輸入端短路并提供一個低噪聲的穩(wěn)定電壓偏置。如下圖。

下面列一些低溫漂運放，它們的最大漂移只有0.05uV/℃。輸入失調(diào)電壓Vio最大值只有5uV。

4—運放噪聲快速計算

本文不是研究運放的噪聲理論，TI的資深應(yīng)用經(jīng)理Art Kay已經(jīng)寫過一系列的文章來分析運放的噪聲，相信大多數(shù)模擬電路工程師都讀過。國內(nèi)還有工程師把它翻譯成中文。

今天主要從自上而下的角度分析一下運放電路的噪聲組成，計算時幾個主意要點和繁索的地方、最主要的是提供給大家一個方便的計算小工具，很好用，讓噪聲計算變的簡單。

運放構(gòu)成的反向放大電路中，噪聲主要來源于三個方面

(1) 運放的輸入噪聲電壓en(在datasheet中有數(shù)據(jù)和曲線)

(2) 運放的輸入電流噪聲in(在datasheet中同樣可以找到數(shù)據(jù)和曲線)。這需要流過電阻后轉(zhuǎn)化為電壓噪聲。

(3) 設(shè)置放大倍數(shù)的電阻R1和Rf的熱噪聲，也就是可以通過經(jīng)典公式算出來的。Noise =√(4kTKRΔf)。這是不可避免的。很多情況下會成為主要噪聲來源。

運放噪聲的計算就是將這三個值一一求出來，由于這些噪聲是不相關(guān)的。它們的矢量和即為運放的總輸入噪聲。再乘上噪聲增益就可以得到輸出端噪聲，公式如下?？此坪唵螌崉t很麻煩。

我們將計算得來和輸入總噪聲加到理想運放的正輸入端，就得到了運放的噪聲模型。注意，是正輸入端哦，因此不管同向放大電路，還是反向放大電路對噪聲的增益均為G=1+Rf/R1。我們可以簡單理解為噪聲是疊加到運放輸入端的一個信號。如下圖

上面說了一個重要問題，運放的噪聲增益。還要一個重要問題，運放的噪聲帶寬，datasheet中給出的運放噪聲參數(shù)一般為譜密度值如1.1nV√Hz。也就是說，需要對它在噪聲帶寬中進行積分才可以得到噪聲的RMS電壓值。噪聲帶寬不同于信號的-3dB帶寬。確切的說是Brickwall 濾波器的帶寬。簡單說，就是把實際的濾波器響應(yīng)曲線，在保證包含面積不變時轉(zhuǎn)化成理像低通濾波器時的帶寬。好在我們可以查表得到，N階濾波器的-3dB帶寬與Brickwall 濾波器的帶寬換算系數(shù)。如下表

Number of Poles in FilterKn

AC Noise Bandwidth Ratio

11.57

21.22

31.16

41.13

51.12

看上去好麻煩，不要急，還有更麻煩的事，就是運放的輸入電壓噪聲和輸入電流噪聲，是與頻率有關(guān)的，在極低頻率時(0.1Hz-10Hz)主要是1/f噪聲，以后主要是白噪聲，如下圖，

需要對其分段積分。

如下圖是噪聲電壓的計算，只要輸入1/f噪聲在特定頻率的值，和平坦噪聲的值，就可以計算出不同頻率下的噪聲密度。輸入頻帶的起止頻率，就可以分析出這下頻帶內(nèi)各個噪聲的貢需率。

下圖是計算同向放大電路的噪聲密度的方法(以O(shè)PA627為例)，只需輸入信號源電阻，運放電壓噪聲，運放電流噪聲，電阻值和溫度，就可以計算出來輸出電路的噪聲密度，這大大提高了計算效率。計算結(jié)果同樣給出了各個噪聲源的貢需率，方便我們進行噪聲優(yōu)化設(shè)計。

5—電源抑制比DC-PSRR

這一小節(jié)談?wù)勥\放的電源抑制比。在理想運放中，運放的特性不會隨電源電壓的變化而變化。當(dāng)然，分析理想運放時，我們使用的電源，也會被假設(shè)成理想電源。但實際情況并非如此，實際的運放，電源電壓發(fā)生變化時，總會引起運放參數(shù)的變化。這就引出運放的一個重要參數(shù)，運放的電源抑制比PSRR。維基百科中給出了PSRR的詳細定義，就是當(dāng)運放的電源電壓發(fā)生變化時，會引起運放的輸入失調(diào)電壓的變化，(又是失調(diào)電壓)，這兩個變化的比就是運放的PSRR。如下式

通常用dB表示。PSRR = 20log(⊿Vcc/⊿Vios)。有些數(shù)據(jù)手冊中，也會通過失調(diào)電壓對電源變化的比來表示。單位一般用uV/V。如下圖，是OPA365的datasheet中的表示，這個也不難理解。我們不用為找不到上式定義的比率dB值，而感動傷心。這兩種表示方法，都可以讓我們清楚的理解到運放對電源電壓變化的抑制能力。

PSSR為有限值的原因，也是來源于運放差分輸入管的不完全匹配。下面著重討論它的影響。如下圖是對OPA376運放的一個計算實例。當(dāng)電源電壓變化500mV時，就會引起輸入失調(diào)電壓10uV的變化，如果放大倍數(shù)為2，剛輸出端變會產(chǎn)生20uV的變化。一些電路放大的倍數(shù)更大，則輸出失調(diào)電壓變更大。這足以使一個輸送給16bitsADC的信號產(chǎn)生誤差。(16位ADC的一個LSB對應(yīng)的變化為15ppm of FSR)。

6—電源抑制比AC-PSRR

上面一節(jié)討論的是直流DC電源抑制比。實際的應(yīng)用電路中，運放的電源電壓可能是不變的。

下面就來分析另一個關(guān)鍵的參數(shù)，運放交流電源抑制比AC-PSRR。這個參數(shù)相對在實際的應(yīng)用電路中顯得更有價值，卻時常被我們忽略。運放的datasheet參數(shù)表格中往往給出的是直流PSRR。而AC-PSRR往往以圖表的形式給出，我們常常忽略了圖表中的信息。然而，被我們忽略的常常是關(guān)鍵。下圖是OPA376的datasheet中的PSRR圖表，從圖表中我們可以看出兩點信息：(1)PSRR是隨電源交流頻率的上升而下降的，(2)正負電源的AC-PSRR不同。

以上兩點會在應(yīng)用電路中引起令人不快的問題，下圖是說明了一個在電源上出現(xiàn)的峰峰值為100mV，頻率為20kHz的紋波，會使放大電路的輸出端增加一個20uV，20kHz的噪聲信號。

通常，運放的應(yīng)用電路中使用線性電源對運放供電，對運放的電源進行濾波。但在一些手持式設(shè)備為了提高效率，降低功耗，不得不使用開關(guān)電源對運放供電，開關(guān)電源的頻率往往超過100kHz，甚至到MHz的水平。在這個頻率點上，運放的PSR能力下降的非?？臁Ｈ鏞PA376在100kHz時，PSRR只有50dB了。與高于100dB的DC-PSRR相去甚遠。另一個問題在單電源的手批設(shè)備中，開關(guān)電容的“buck-boost”常被用來將正電源轉(zhuǎn)化為負電源。看到上圖中運放對負向電源的AC-PSRR后，會讓我們出點冷汗了。 運放的PSRR就要是指電源電壓變化引起輸入失調(diào)電壓的變化。因此可以參照測量失調(diào)電壓的方法測量PSRR。把電源電壓變化一個⊿Vcc，然后測量計算⊿Vios，就可以計算出PSRR。

上面提到運放使用開關(guān)電源供電時，由于PSRR隨頻率的上升而下降。使得運放在輸出端有很大的紋波噪聲。下面提供一個簡單的辦法，只適合于低功耗的運放。在DC-DC輸出的電源與運放的電原之間加一個小電阻(如下圖)，如果運放的功耗小于5mA。則這個10歐電阻產(chǎn)生的壓降小于50mV。

下面看一下這個電路的效果如下圖，在100kHz時頻響為-36dB這相當(dāng)于給運放增加了36dB的PSRR。這個功耗損失換取這個效果還是很值得的。

另一個有效的方法是，使串心電容給電源濾波，串心電容是一種三端電容，但與普通的三端電容相比，由于它直接安裝在金屬面板上，因此它的接地電感更小，幾乎沒有引線電感的影響，另外，它的輸入輸出端被金屬板隔離，消除了高頻耦合，這兩個特點決定了穿心電容具有接近理想電容的濾波效果。關(guān)于串心電容，感興趣的可以查閱相關(guān)資料。

7—共模抑制比CMRR

運放的共模擬制比，是常被大家關(guān)注的一個運放參數(shù)，尤其是在差分放大器和儀表放大器中。但這一小節(jié)只討論運放的共模抑制比，以及CMRR帶來給運放的誤差。關(guān)于差分放大器和儀表放大器，以后另文討論。

在開始討論運放的共模抑制比，我們先了解一下運放的共模輸入電壓，運放的共模輸入電壓是指運放的兩個輸入引腳電壓的平均值，注意是“平均值”，這一點很重要，如下圖所示。對于雙極性輸入級的運放，運放的共模輸入電壓，一般達不到電源軌。而有些rail to rail輸入運放的共模電壓是可以達到電源軌的。

在理想運放中，運放的差模放大倍數(shù)為無窮大，共模放大倍數(shù)為0。理想總是美好的，現(xiàn)實總是殘酷的。因此實際運放確不是這樣的，實際運放的差模放大倍數(shù)也不會是無窮大，共模放大倍數(shù)也不會是零。我們就這樣定義運放的共模抑制比(CMRR)，差模增益與共模增益的比，如下式

還有一個參數(shù)非常常見，就是CMR，它其實是CMRR的對數(shù)表示，如下式：

不過這兩個參數(shù)經(jīng)常被混用。我們只要了解他們都是在表示，運放對共模信號的抑制能力就可以了。

運放只所以會對共模信號能夠進行放大，當(dāng)然這是我們不期望的，但也是不可避免的。主要來源于下面幾個原因：

(1) 運放差入輸入級的不匹配。這又可分為以下的原因引起的不匹配：

1) 源極或漏極電阻的不匹配，

2) 信號源電阻

3) 柵極-漏極之間的結(jié)電容

4) 正向跨導(dǎo)的不匹配

5) 柵極漏電流

(2)拖尾電流源的輸出阻抗

(3)拖尾電流源的寄生電容會隨頻率的變化而變化

下面我們就挑幾個上面的原因看一下它們的影響：

(1) 電阻的不匹配，如下圖所示，由于電阻的不匹配，一個共模電壓的變化ΔVin，會在X，Y點轉(zhuǎn)化為一個差模電壓。

計算如下，這個由失配阻ΔRd引入的差模信號，就會轉(zhuǎn)化為差分級輸出信號的噪聲。

(2) 輸入晶體管的不匹配，管子的不匹配，會引起兩管子的電流的微小差別，并且兩個的跨導(dǎo)是不一樣的。

由于輸入級管子的不匹配，會將共模信號轉(zhuǎn)化為一個差模的誤差，可以用下面的公式表示，它表示失配跨導(dǎo)引起的CMRR。

(3) 再介紹一個原因，就是拖尾恒流源的寄生電容會隨頻率變化而變化。這會引起這個恒流源電流的變化，差分輸入端射極或源極電阻用恒流源代替的目的是保持電流恒定和高阻抗。但它的電流如果隨頻率發(fā)生變化，勢必降低差分輸入端的共模抑制能力。

8—共模抑制比CMRR的影響

上一小節(jié)簡單介紹了，共模抑制比的定義，以及引起它的原因。下面就介紹一下，它的影響。本系列貼子的目的是說清楚運放參數(shù)的定義，分析引起這個問題的原因，介紹明白這個參數(shù)對電路的影響，最后盡力介紹一些經(jīng)驗方法來盡可能的減少和避免這些影響。

簡單來說，CMRR是運放的一個直流精度參數(shù)，它的好壞，會引起運放的放大電路的輸出誤差的好壞。

下表是OPA177的datasheet中標出的共模抑制比CMRR，注意表中標定的值是指，在輸入共模電壓范圍內(nèi)的直流共模抑制比。它的最小值為130dB，是非常高的值。

由于CMRR是有限值，當(dāng)運放輸入端有共模電壓Vcm時，它會引入一個輸入失調(diào)電壓，我們稱之為Vos_CMRR。如下圖所示

當(dāng)共模電壓為5V時，這個失調(diào)電壓為1.58uV。計算過程如下，直流共模抑制比轉(zhuǎn)化為比率為：

對于上圖中的G=2的電路，則輸出端誤差為3.16uV。對于基準源為2.5V，雙極性輸入的24位ADC來說，為相當(dāng)于引起了11個LSB的直流誤差了，直接影響到最后四位的精度了。

下面介紹另一個不好的影響，運放的CMRR是隨頻率的增加而降低。Datasheet中通常會給出一個曲線圖來表示這一變化。如下圖，這一點是一個非常令人不爽的特性。

我們可以計算一下這一特性的影響，如下圖所示，當(dāng)共模信號為一個20Vpp@1KHz的正弦信號時，它引入的輸入失電壓將是Vos_CMRR_AC=200uV@1kHz。對于Gain=2的放大電路，它的輸入誤差信號將為 400uV@1kHz。

有一點需要引起注意，對于反向比例放大電路，如下圖，它的同向端是接入到地的，由于“虛短”。此放運放的共模信號將為0，并且不隨信號的變化而改變。因此共模信號引起的誤差很小。

而對于同向比例放大電路，如下圖，它的同向端是接是接的信號，由于“虛短”。此放運放的共模電壓就是信號的電壓。如果信號本身是一個頻率很高的信號，幅值也很大。那么由這個信號引 入的Vos_CMRR_AC執(zhí)必會非常大。此時應(yīng)選用在信號頻率上 CMRR依然很高的運放。經(jīng)過上面的分析，即使這樣，Vos_CMRR_AC的影響可能也會是非常嚴重的。

最后簡單介紹一下運放的CMRR測試，通常人們會想到有下圖的方法來測試CMRR，這種方法看似簡單，但存在一個很大的問題，就是它需要的電阻匹配度非常高，為發(fā)測CMRR>100dB的運放，需要1ppm以下的電阻。這幾乎不實用。

簡單易行的方式是下圖的方式。它對電阻的匹配度要求要低的多。

設(shè)信號源輸出電壓為VS，測得輔助運放輸出電壓為VL0，則有

9—放大電路直流誤差(DC error)

在本系列主題的part1-part8中詳細分析了運放的主要直流參數(shù)。我們分析它們的原因就是，它們會給我們的電路引入直流誤差。本貼的主要目的是把影響運放直流誤差的原因都找出來，并且說明了它是怎樣影響的。以便工程師在設(shè)計精密放大電路時多加注意。

首先讓我們看一下，同放放大電路的理論模型，如下圖

這個電路在運放的應(yīng)用電路中，再長見不過了。它的輸出為eo. 等于閉環(huán)增益(1/β)乘以輸入信號，這里的。輸入信號我們要多加注意了，它是由電路的輸入信號ei減于運放引入的誤差eid構(gòu)成的。式中β是反饋系數(shù)，對于像下圖這樣的典型同向放大電路，它的值就是R1/(R1+R2)。這在模電課本中都有詳細敘述，不過多啰嗦。本文更要關(guān)注的是eid。

對于eid，我們的第一反應(yīng)可能會是輸入失調(diào)電壓offset，再進一步的反應(yīng)是輸入偏置電流流過電阻網(wǎng)引起的誤差電壓。可事實，遠不只這兩個因素，它倆還有七大姑八大姨的都來湊熱鬧。那我們就展示出它的真面目：

上式等號右邊的項夠多吧。真沒讓我們失望，這么多參數(shù)，參于到制造直流誤差的行列中。當(dāng)然這些參數(shù)，也就是在part1-part8中提到的參數(shù)。

10— 放大電路直流誤差(DC error)的影響因素

讓我們再來認真看一下上一小節(jié)中提到的公式：

下面我們一項一項的來看看他們吧。

(1) Vos, 輸入失調(diào)電壓，大家都熟，不多廢話。它更壞的一點是它不是一個老實待著的值，它會隨著溫度變化漂移呢。

(2) Ib+, 同向端輸入偏置電流，它流過同向端等效阻抗，形成一個誤差電壓。

(3) Ib-, 反向端輸入偏置電流，它流過反向端等效阻抗，形成一個誤差電壓。

有人可能注意了，輸入端阻抗怎么計算呢。下面的圖一看就明白了。簡而言之吧，輸入電阻(信號源電阻加輸入端電阻)與反饋電阻的并聯(lián)。千萬別忘了信號源電阻哦，因為我們時常選用高阻抗的傳感器做信號源。

(4) en, 等效輸入噪聲。這個值，我的理解可不只是datasheet中給定的en如1.1nV√Hz。它是集成了電壓噪聲，電流噪聲和電阻噪聲三都的貢獻的。是所有噪聲等效到輸入端的值。具體請參照Art Kay的文章和本系列博文的part4。

(5) eo/A, 這個表達式，可能很多人從來沒有關(guān)注過，有這一項的原因是，運放的開環(huán)增益A不為0。這也就是因為輸入貼值的不同，而引起的等效輸入誤差的不同了，舉個例子吧，如果輸出值是5V。開環(huán)增益是100dB，不低了吧。它的折算到輸入端的誤差就有50uV啊。不是小數(shù)目了。

(6) eicm/CMRR, 這個不用多說，輸入端的同模電壓除以共模抑制比。又有一點不好的地方，運放的CMRR可是隨共模信號頻率的增加而下降的。好多運放的CMRR在共模信號到10KHz以上時，就比直流下降了幾十個dB呢

(7) ΔVs/PSRR，電源電壓的變引入的誤差。同樣的，交流PSRR在隨頻率的增高，而下降。

看了這些，可能還會以為，這點小誤差是毛毛雨了，至多到mV級，甚至在uV級，不要忘了，它還要乘上一個增益Gain呢。假如輸入誤差是100uV。增益為100倍，則輸出的誤差信號，就是10mV。

Input_error x Gain = Output Error

如果還覺得沒什么，那再講一個經(jīng)驗值吧，一個滿量程為5V的16位ADC的一個LSB約為75uV。只要75uV的誤差就會引起ADC的一位的變化。假如放大電路的輸出誤差信號是1mV的話，這個信號給ADC，直接引起的誤差就是13個LSB以上。

這個Output error，真是魚龍混雜。有直流成份，這個可通過ADC采樣后校正去除掉。有噪聲信號，還有交流的成份。最不期望的，它還會隨溫度漂移呢。

我們在設(shè)計電路中，可以通過上面的分析，找出引起直流誤差的主要因素，然后努力減小之。

審核編輯：湯梓紅

?