從5G到工業(yè)應(yīng)用，隨著收集、傳送和存儲(chǔ)的數(shù)據(jù)越來越多，也在不斷擴(kuò)大模擬信號(hào)處理器件的性能極限，有些甚至達(dá)到每秒千兆采樣。由于創(chuàng)新的步伐從未放緩，下一代電子解決方案將使解決方案體積進(jìn)一步縮少，電源效率持續(xù)提高。那么，如何優(yōu)化信號(hào)鏈的電源系統(tǒng)？

今天我們?yōu)榇蠹曳窒硪惶追椒?，從電源噪聲、高速?shù)據(jù)轉(zhuǎn)換器、RF收發(fā)器三個(gè)部分出發(fā)，為大家詳細(xì)介紹如何優(yōu)化信號(hào)鏈的電源系統(tǒng)。

多少電源噪聲可以接受？

part 1

這部分將概述如何量化信號(hào)處理鏈中負(fù)載的電源噪聲靈敏度以及如何計(jì)算較大可接受電源噪聲，另外還會(huì)分享測量設(shè)置以及一些滿足電源域靈敏度和現(xiàn)實(shí)電源噪聲需求的策略。

了解并量化信號(hào)處理負(fù)載對電源噪聲的靈敏度

電源優(yōu)化的第一步是研究分析模擬信號(hào)處理器件對電源噪聲的真正靈敏度。其中包括了解電源噪聲對關(guān)鍵動(dòng)態(tài)性能規(guī)格的影響，以及電源噪聲靈敏度的表征——電源調(diào)制比（PSMR）和電源電壓抑制比（PSRR）。

PSMR和PSRR表明是否具有良好的電源抑制特性，但僅憑它們并不足以確定紋波應(yīng)有多低。本文介紹如何利用PSMR和PSRR確定紋波容限閾值或最大允許電源噪聲。只有確定與電源頻譜輸出相匹配的閾值才可能實(shí)現(xiàn)優(yōu)化電源系統(tǒng)設(shè)計(jì)。如果確保電源噪聲低于其最大規(guī)格值，則優(yōu)化電源不會(huì)降低每個(gè)模擬信號(hào)處理器件的動(dòng)態(tài)性能。

電源噪聲對模擬信號(hào)處理器件的影響

應(yīng)了解電源噪聲對模擬信號(hào)處理器件的影響。這些影響可通過三個(gè)測量參數(shù)進(jìn)行量化：

無雜散動(dòng)態(tài)范圍（SFDR）

信噪比（SNR）

相位噪聲（PN）

了解電源噪聲對這些參數(shù)的影響是優(yōu)化電源噪聲規(guī)格的第一步。

無雜散動(dòng)態(tài)范圍（SFDR）

電源噪聲可耦合到任何模擬信號(hào)處理系統(tǒng)的載波信號(hào)中。電源噪聲的影響取決于其相對于頻域中載波信號(hào)的強(qiáng)度。一種測量方法是SFDR，它代表能與大干擾信號(hào)區(qū)分開來的最小信號(hào) — 具體來講，就是載波信號(hào)的幅度與最高雜散信號(hào)幅度的比值，不管它在頻譜的哪個(gè)位置，都得出下式：

SFDR = 無雜散動(dòng)態(tài)范圍（dB）

載波信號(hào) = 載波信號(hào)幅度的均方根值（峰值或滿量程）

雜散信號(hào) = 頻譜中最高雜散幅度的均方根

SFDR可以相對于滿量程（dBFS）或載波信號(hào)（dBc）來指定。電源紋波耦合到載波信號(hào)可產(chǎn)生干擾雜散信號(hào)，這會(huì)降低SFDR。圖1比較了采用干凈電源和噪聲電源供電兩種情況下，AD9208高速ADC的SFDR性能。在這種情況下，當(dāng)1 MHz電源紋波作為調(diào)制雜散出現(xiàn)在ADC的快速傅立葉變換（FFT）頻譜輸出的載波頻率附近時(shí)，電源噪聲會(huì)使SFDR降低約10 dB。

圖1.使用（a）干凈電源和（b）噪聲電源兩種情況下，AD9208高速ADC的SFDR。

信噪比（SNR）

SFDR取決于頻譜中的最高雜散，而SNR則取決于頻譜內(nèi)的總噪聲。SNR限制模擬信號(hào)處理系統(tǒng)識(shí)別低振幅信號(hào)的能力，并且理論上受系統(tǒng)中轉(zhuǎn)換器分辨率的限制。SNR在數(shù)學(xué)上定義為載波信號(hào)電平與所有噪聲頻譜分量（前五次諧波和直流除外）之和的比值，其中：

SNR = 信噪比（dB）

載波信號(hào) = 載波信號(hào)的均方根值（峰值或滿量程）

頻譜噪聲 = 除前五次諧波之外的所有噪聲頻譜分量的均方根和

噪聲電源通過在載波信號(hào)中耦合并在輸出頻譜中添加噪聲頻譜分量，可降低SNR。如圖2所示，當(dāng)1 MHz電源紋波在FFT輸出頻譜中產(chǎn)生頻譜噪聲分量時(shí)，AD9208高速ADC的SNR從56.8 dBFS降低到51.7 dBFS。

圖2.使用（a）干凈電源和（b）噪聲電源兩種情況下，AD9208高速ADC的SNR。

相位噪聲（PN）

相位噪聲是衡量信號(hào)頻率穩(wěn)定性的參數(shù)。理想情況下，振蕩器應(yīng)能夠在一定時(shí)間段內(nèi)產(chǎn)生一組特定的穩(wěn)定頻率。但是在現(xiàn)實(shí)世界中，信號(hào)中總是存在一些小的干擾幅度和相位波動(dòng)。這些相位波動(dòng)或抖動(dòng)分布在頻譜中的信號(hào)兩側(cè)。

相位噪聲可采用多種方式定義。在本文中，相位噪聲定義為單邊帶（SSB）相位噪聲，這是一種常用定義，其使用載波信號(hào)偏移頻率的功率密度與載波信號(hào)總功率的比值，其中：

SSB PN = 單邊帶相位噪聲（dBc/Hz）

邊帶功率密度 = 載波信號(hào)偏移頻率下每1 Hz帶寬的噪聲功率（W/Hz）

載波功率 = 總載波功率（W）

對于模擬信號(hào)處理器件，通過時(shí)鐘電源電壓耦合到器件時(shí)鐘中的電壓噪聲會(huì)產(chǎn)生相位噪聲，進(jìn)而影響內(nèi)部本振（LO）的頻率穩(wěn)定性。這擴(kuò)大了頻譜中LO頻率的范圍，增加了與載波相對應(yīng)的偏移頻率下的功率密度，從而增加了相位噪聲。

圖3比較了由兩個(gè)不同電源供電時(shí)ADRV9009 收發(fā)器的相位噪聲性能。圖3a顯示兩個(gè)電源的噪聲頻譜，圖3b顯示產(chǎn)生的相位噪聲。兩個(gè)電源都基于采用展頻（SSFM）的 LTM8063 μModule 穩(wěn)壓器。SSFM的優(yōu)勢在于，通過將基頻分布在一定范圍內(nèi)，可改善轉(zhuǎn)換器的基波開關(guān)頻率及其諧波的噪聲性能。從圖3a中可以看出這一點(diǎn) — 注意在1 MHz及其諧波處具有相對較寬的噪聲峰值。需要權(quán)衡考量的一點(diǎn)是，SSFM的三角波調(diào)制頻率會(huì)產(chǎn)生低于100 kHz的噪聲 — 注意峰值從2 kHz左右開始。

圖3.（a） 輸出噪聲量有顯著差異的兩個(gè)不同電源。（b） 分別由這兩個(gè)電源供電時(shí)，ADRV9009產(chǎn)生的相位噪聲性能。

備用電源添加一個(gè)低通濾波器以抑制高于1 MHz的噪聲，添加一個(gè) ADP1764 低壓差（LDO）后置穩(wěn)壓器以減少整體本底噪聲，特別是低于10 kHz的噪聲（主要是SSFM產(chǎn)生的噪聲）。由于額外濾波，整體電源噪聲獲得改善，從而增強(qiáng)了10 kHz偏移頻率以下的相位噪聲性能，如圖3b所示。

模擬信號(hào)處理器件的電源噪聲靈敏度

負(fù)載對電源紋波的靈敏度可以通過兩個(gè)參數(shù)來量化：

電源電壓抑制比（PSRR）

電源調(diào)制比（PSMR）

電源電壓抑制比（PSRR）

PSRR表示器件在一定頻率范圍內(nèi)衰減電源引腳噪聲的能力。通常，有兩種類型的PSRR：靜態(tài)（直流）PSRR和動(dòng)態(tài)（交流）PSRR。直流PSRR用于衡量直流電源電壓變化引起的輸出失調(diào)變化。這一點(diǎn)幾乎無需關(guān)注，因?yàn)殡娫聪到y(tǒng)應(yīng)該會(huì)為負(fù)載提供穩(wěn)定調(diào)節(jié)的直流電壓。另一方面，交流PSRR表示器件在一定頻率范圍內(nèi)抑制直流電源中交流信號(hào)的能力。

交流PSRR通過在器件的電源引腳注入正弦波信號(hào)，并觀察在注入頻率下出現(xiàn)在數(shù)據(jù)轉(zhuǎn)換器/收發(fā)器輸出頻譜本底噪聲上的誤差雜散來確定（圖4）。交流PSRR定義為測得的注入信號(hào)幅度與輸出頻譜上相應(yīng)的誤差雜散幅度之比，其中：

誤差雜散 = 注入紋波引起的輸出頻譜中的雜散幅度

注入紋波 = 在輸入電源引腳處耦合并測量的正弦波幅度

圖4.電源紋波引起的模擬信號(hào)處理器件輸出頻譜中的誤差雜散。

圖5所示為典型PSRR設(shè)置的方框圖。以AD9213 10 GSPS高速ADC為例，在1.0 V模擬電源軌上有源耦合1 MHz、13.3 mV峰峰值正弦波。在ADC的–108 dBFS FFT頻譜本底噪聲之上出現(xiàn)相應(yīng)的1 MHz數(shù)字化雜散。1 MHz數(shù)字化雜散為–81 dBFS，對應(yīng)的峰峰值電壓為124.8 μV，參考1.4 V峰峰值的模擬輸入滿量程范圍。使用公式4計(jì)算1 MHz的交流PSRR，得到1 MHz的交流PSRR為40.5 dB。圖6顯示了AD9213 1.0 V AVDD軌的交流PSRR。

圖5.PSRR/PSMR測試設(shè)置的簡化方框圖。

圖6.1.0 V AVDD軌的AD9213高速ADC交流PSRR。

電源調(diào)制比（PSMR）

PSMR對模擬信號(hào)處理器件的影響與PSRR不同。PSMR表示使用RF載波信號(hào)進(jìn)行調(diào)制時(shí)，器件對電源噪聲的靈敏度。這種效應(yīng)可以看作是施加于器件的載波頻率周圍的調(diào)制雜散，表現(xiàn)為載波邊帶。

電源調(diào)制通過使用線路注入器/耦合電路將輸入紋波信號(hào)與干凈的直流電壓相結(jié)合來實(shí)現(xiàn)。電源紋波作為正弦波信號(hào)從信號(hào)發(fā)生器注入電源引腳。調(diào)制到RF載波的正弦波產(chǎn)生邊帶雜散，其偏移頻率等于正弦波頻率。雜散水平受正弦波幅度和器件靈敏度的影響。簡化的PSMR測試設(shè)置與PSRR的相同，如圖5所示，但輸出主要顯示載波頻率及其邊帶雜散，如圖7所示。PSMR定義為電源注入紋波幅度與載波周圍調(diào)制邊帶雜散幅度的比值，其中：

調(diào)制雜散 = 注入紋波引起的載波頻率邊帶雜散幅度

注入紋波 = 在輸入電源引腳處耦合并測量的正弦波幅度

圖7.電源紋波引起的載波信號(hào)中的調(diào)制邊帶雜散。

假設(shè)AD9175 12.6 GSPS高速DAC在100 MHz載波下工作，在1.0 V AVDD軌上有源耦合約3.05 mV峰峰值的10 MHz電源紋波。載波信號(hào)的邊帶中出現(xiàn)相應(yīng)的24.6 μV峰峰值調(diào)制雜散，偏移頻率等于約10 MHz的電源紋波頻率。使用公式5計(jì)算10 MHz的PSMR，得到41.9 dB。圖8顯示通道DAC0在各種載波頻率下的AD9175 1.0V AVDD軌PSMR。

圖8.1.0 V AVDD軌（通道DAC0）的AD9175高速DAC PSMR。

確定最大允許電源紋波

PSMR可與受電器件的基準(zhǔn)閾值相結(jié)合，用于確定模擬信號(hào)處理器件的每個(gè)電源域的最大允許電壓紋波。基準(zhǔn)閾值本身可以是幾個(gè)值之一，代表器件可容忍而不會(huì)顯著影響其動(dòng)態(tài)性能的允許雜散電平（由電源紋波引起）。此雜散電平可以是無雜散動(dòng)態(tài)范圍（SFDR），最低有效位（LSB）的百分比或輸出頻譜本底噪聲。公式6顯示最大允許輸入紋波（VR_MAX）與PSMR和各器件測得的本底噪聲呈函數(shù)關(guān)系，其中：

VR_MAX = 在輸出頻譜本底噪聲中產(chǎn)生雜散之前各個(gè)電源軌上的最大允許電壓紋波

PSMR = 目標(biāo)電源軌的噪聲靈敏度（dB）

閾值 = 預(yù)定義的基準(zhǔn)閾值（本文中為輸出頻譜本底噪聲）

例如，AD9175的輸出頻譜本底噪聲約為1 μV峰峰值。1800 MHz載波在10 MHz紋波下的PSMR約為20.9 dB。使用公式6，器件電源引腳中可容忍而不會(huì)降低其動(dòng)態(tài)性能的最大允許紋波為11.1 μV峰峰值。

圖9顯示LT8650S 降壓型Silent Switcher 穩(wěn)壓器（帶和不帶輸出LC濾波器）的頻譜輸出和AD9175 1.0 V AVDD軌的最大允許紋波的組合結(jié)果。穩(wěn)壓器頻譜輸出包含基波開關(guān)頻率及其諧波處的雜散。直接為AD9175供電的LT8650S產(chǎn)生超過最大允許閾值的基頻，導(dǎo)致在輸出頻譜中產(chǎn)生調(diào)制邊帶雜散，如圖10所示。只需添加一個(gè)LC濾波器就可以將開關(guān)雜散降至最大允許紋波以下，如圖11所示。

圖9.LT8650S在1.0 V AVDD軌上的電源頻譜輸出和最大允許電壓紋波的關(guān)系。

圖10.AD9175 DAC0在1800 MHz載波頻率下的輸出頻譜（使用LT8650S DC-DC Silent Switcher轉(zhuǎn)換器直接輸出到AVDD軌）。

圖11.AD9175 DAC0在1800 MHz載波頻率下的輸出頻譜（使用帶LC濾波器電源的LT8650S）。

part 1總結(jié)高速模擬信號(hào)處理器件出色的動(dòng)態(tài)性能很容易被電源噪聲削弱。為了避免系統(tǒng)性能下降，必須充分了解信號(hào)鏈對電源噪聲的靈敏度。這可通過設(shè)定最大允許紋波來確定，最大允許紋波對于配電網(wǎng)絡(luò)（PDN）設(shè)計(jì)至關(guān)重要。知道最大允許紋波閾值后，就可以采用各種方法來設(shè)計(jì)優(yōu)化電源。如果最大允許紋波具有良好的裕度，則PDN不會(huì)降低高速模擬信號(hào)處理器件的動(dòng)態(tài)性能。

高速數(shù)據(jù)轉(zhuǎn)換器

part 2

“高性能模擬信號(hào)處理器件要實(shí)現(xiàn)出色性能，真正的噪聲限值是多少？”噪聲只是設(shè)計(jì)配電網(wǎng)絡(luò)（PDN）時(shí)的一個(gè)可測量的參數(shù)。如果單純只是最小化噪聲，可能需要以增大尺寸、提高成本或者降低效率為代價(jià)。優(yōu)化配電網(wǎng)絡(luò)可以改善這些參數(shù)，同時(shí)將噪聲降低到必要的水平。

這一部分我們將在高性能信號(hào)鏈中電源紋波的影響基礎(chǔ)上做進(jìn)一步分析，探討如何優(yōu)化高速數(shù)據(jù)轉(zhuǎn)換器的配電網(wǎng)絡(luò)。

我們將對標(biāo)準(zhǔn)PDN與經(jīng)過優(yōu)化的PDN進(jìn)行比較，了解在哪些方面可以實(shí)現(xiàn)空間、時(shí)間和成本優(yōu)化。后續(xù)文章將探討適合其他信號(hào)鏈器件（例如RF收發(fā)器）的特定優(yōu)化解決方案。

AD9175雙通道12.6 GSPS高速數(shù)模轉(zhuǎn)換器的電源系統(tǒng)優(yōu)化

AD9175 是一款高性能、雙通道、16位數(shù)模轉(zhuǎn)換器（DAC），支持高達(dá)12.6 GSPS的DAC采樣速率。該器件具有8通道、15.4 Gbps JESD204B數(shù)據(jù)輸入端口、高性能片內(nèi)DAC時(shí)鐘倍頻器和數(shù)字信號(hào)處理功能，適合單頻段和多頻段直接至射頻（RF）無線應(yīng)用。

我們來看看如何為這個(gè)雙通道高速DAC優(yōu)化PDN。圖12顯示安裝在現(xiàn)成評估板上的AD9175高速DAC的標(biāo)準(zhǔn)配電網(wǎng)絡(luò)。該P(yáng)DN由一個(gè)ADP5054分立式四通道開關(guān)和三個(gè)低壓降（LDO）后置穩(wěn)壓器構(gòu)成。旨在驗(yàn)證是否可以改進(jìn)和簡化該P(yáng)DN，同時(shí)確保其輸出噪聲不會(huì)導(dǎo)致DAC性能大幅下降。

圖12.集成在現(xiàn)成評估板上的AD9175高速DAC的標(biāo)準(zhǔn)PDN。

AD9175需要8個(gè)電源軌，可以分為4組，分別是：

1 V模擬（2個(gè)電源軌）

1 V數(shù)字（3個(gè)電源軌）

1.8 V模擬（2個(gè)電源軌）

1.8 V數(shù)字（1個(gè)電源軌）

分析：噪聲要求

在實(shí)施優(yōu)化之前，必須先了解這些電源軌的電源靈敏度。這里將重點(diǎn)討論模擬電源軌，因?yàn)橄啾?a href="http://www.brongaenegriffin.com/tags/數(shù)字電源/" target="_blank">數(shù)字電源軌，它們對噪聲更加敏感。

模擬電源軌的電源調(diào)制比（PSMR）如圖13所示。注意，1 V模擬電源軌在1/f頻率區(qū)域內(nèi)較為敏感，而1.8 V模擬電源軌在開關(guān)轉(zhuǎn)換器的工作頻率范圍（100 kHz至約1 MHz）內(nèi)更敏感。

圖13.1 V模擬電源軌和1.8 V模擬電源軌上的AD9175高速DAC PSMR。

一種優(yōu)化方法是使用帶有LC濾波器的低噪聲開關(guān)穩(wěn)壓器。圖14顯示 LT8650S Silent Switcher穩(wěn)壓器（帶和不帶LC濾波器）在展頻（SSFM）模式關(guān)閉時(shí)的傳導(dǎo)頻譜輸出。如 第1部分所述，SSFM可以降低開關(guān)頻率噪聲幅度，但會(huì)因?yàn)槿钦{(diào)制頻率在1/f區(qū)域產(chǎn)生噪聲峰值。由于1/f噪聲已小幅偏離該閾值，增加的噪聲可能超過此電源軌的最大允許紋波閾值。因此，不建議在這種情況下使用SSFM。最大允許電壓紋波閾值代表電源紋波電平，當(dāng)超過該值時(shí)，DAC載波信號(hào)中的邊帶雜散將出現(xiàn)在DAC輸出頻譜的1 μV p-p本底噪聲上方。

從這些結(jié)果可以看出，開關(guān)穩(wěn)壓器的1/f噪聲沒有超過1 V模擬電源軌的最大允許紋波閾值。此外，LC濾波器足以將LT8650S的基本開關(guān)紋波和諧波降至最大允許紋波閾值以下。

圖14.LT8650S傳導(dǎo)頻譜輸出與1 V模擬電源軌的最大允許紋波閾值之間的關(guān)系。

圖15顯示 LT8653S （帶和不帶LC濾波器）的傳導(dǎo)頻譜輸出。如圖所示，1.8 V電源軌的最大允許電壓紋波不會(huì)在AD9175輸出頻譜的1 μV p-p本底噪聲內(nèi)產(chǎn)生雜散。可以看出，LT8653S的1/f噪聲沒有超過最大允許紋波閾值，LC濾波器足以將LT8653S的基本開關(guān)紋波和諧波降至最大允許紋波閾值以下。

圖15.LT8653S傳導(dǎo)頻譜輸出與1.8 V模擬電源軌的最大允許紋波閾值之間的關(guān)系。

結(jié)果：優(yōu)化PDN

圖16顯示AD9175的優(yōu)化配電網(wǎng)絡(luò)。旨在提高效率，降低空間要求以及圖12中PDN的功率損耗，同時(shí)實(shí)現(xiàn)AD9175出色的動(dòng)態(tài)性能。噪聲目標(biāo)是基于圖14和圖15所示的最大允許波紋閾值。

圖16.AD9175高速DAC的優(yōu)化PDN。

優(yōu)化的配電網(wǎng)絡(luò)由LT8650S和LT8653S Silent Switcher穩(wěn)壓器，以及模擬電源軌上的LC濾波器構(gòu)成。在這個(gè)PDN中，1 V模擬電源軌由LT8650S的VOUT1供電，LT8650S后接LC濾波器；1 V數(shù)字電源軌直接由同一個(gè)LT8650S的VOUT2供電，其后無需連接LC濾波器。對于AD9175，其數(shù)字電源軌對電源噪聲不太敏感，因此可以在不降低DAC動(dòng)態(tài)性能的情況下直接為這些電源軌供電。帶有LC濾波器的LT8653S直接為1.8 V模擬和1.8 V數(shù)字電源軌供電。

表1比較了優(yōu)化PDN和標(biāo)準(zhǔn)PDN（如圖12所示，由一個(gè)四通道降壓開關(guān)和三個(gè)LDO穩(wěn)壓器構(gòu)成）的性能。從組件大小來看，優(yōu)化后的解決方案比標(biāo)準(zhǔn)解決方案減小70.2%。此外，效率從69.2%提高到83.4%，整體節(jié)能1.0 W。

表1.AD9175優(yōu)化PDN與標(biāo)準(zhǔn)PDN進(jìn)行比較

為了驗(yàn)證優(yōu)化PDN的噪聲性能是否足以滿足高性能技術(shù)規(guī)格要求，對AD9175進(jìn)行相位噪聲評估，并檢測載波周圍邊帶雜散的DAC輸出頻譜。如表2所示，相位噪聲檢測結(jié)果在數(shù)據(jù)手冊技術(shù)規(guī)格規(guī)定的限值內(nèi)。AD9175輸出頻譜的載波頻率很干凈，沒有可見的邊帶雜散，如圖17所示。

表2.使用圖16中的優(yōu)化PDN時(shí)，AD9175在1.8 GHz載波下的相位噪聲

圖17.使用優(yōu)化PDN的AD9175輸出頻譜（1.8 GHz、–7 dBFS載波）。

AD9213 10.25 GSPS高速模數(shù)轉(zhuǎn)換器的電源系統(tǒng)優(yōu)化

AD9213是一款單通道、12位、6 GSPS或10.25 GSPS、射頻（RF）模數(shù)轉(zhuǎn)換器（ADC），具有6.5 GHz輸入帶寬。AD9213支持高動(dòng)態(tài)范圍頻率和需要寬瞬時(shí)帶寬和低轉(zhuǎn)換誤差率（CER）的時(shí)域應(yīng)用。AD9213具有16通道JESD204B接口，以支持最大帶寬能力。

圖18顯示現(xiàn)成評估板上AD9213高速ADC的標(biāo)準(zhǔn)配電網(wǎng)絡(luò)，由一個(gè) LTM4644-1 μModule 四通道開關(guān)和兩個(gè)線性穩(wěn)壓器構(gòu)成。該解決方案的大小和能效都較為高效，但它還可以改進(jìn)嗎？如本系列文章所述，優(yōu)化的第一步是量化AD9213的靈敏度——即實(shí)際設(shè)置PDN輸出噪聲的限值，以免導(dǎo)致ADC性能大幅下降。在這里，我們將介紹使用兩個(gè)μModule穩(wěn)壓器的另一種替代PDN解決方案，并比較該方案與標(biāo)準(zhǔn)現(xiàn)成解決方案的性能。

圖18.集成在現(xiàn)成評估板上的AD9213高速DAC的標(biāo)準(zhǔn)PDN。

AD9213 10 GSPS ADC需要15個(gè)不同的電源軌，這些電源軌可以分為4組：

1 V模擬（3個(gè)電源軌）

1 V數(shù)字（6個(gè)電源軌）

2 V模擬（2個(gè)電源軌）

2 V數(shù)字（4個(gè)電源軌）

分析：噪聲要求

我們探討的優(yōu)化解決方案使用兩個(gè)μModule穩(wěn)壓器（LTM8024和LTM8074）和一個(gè)LDO后置穩(wěn)壓器取代LTM4644-1 μModule四通道開關(guān)和兩個(gè)線性穩(wěn)壓器。

圖19顯示在2.6 GHz載波頻率下，AD9213的1 V模擬電源軌和2 V模擬電源軌的PSMR結(jié)果。1 V模擬電源軌的PSMR比2 V模擬電源軌更低，所以它更加敏感。

圖19.在2.6 GHz載波頻率下，AD9213高速ADC的1 V模擬電源軌和2 V模擬電源軌的PSMR。

圖20顯示LTM8024（帶和不帶LDO穩(wěn)壓器）在強(qiáng)制連續(xù)模式（FCM）下的頻譜輸出。圖中還顯示最大允許電壓紋波閾值的疊加不會(huì)在AD9213輸出頻譜的–98 dBFS本底噪聲中產(chǎn)生雜散。直接為1 V模擬電源軌供電時(shí)，LTM8024輸出中未經(jīng)濾波的1/f噪聲和基波開關(guān)雜散超過了最大允許紋波閾值。

圖20.LTM8024頻譜輸出與1 V模擬電源軌的最大允許紋波閾值之間的關(guān)系。

為LTM8024添加 ADP1764 LDO后置穩(wěn)壓器可將1/f噪聲、基本開關(guān)紋波及其諧波降低至最大允許紋波閾值以下，如圖20所示。需要在線性穩(wěn)壓器輸入端提供一些裕量電壓。在本例中，從LTM8024輸出1.3 V至后置穩(wěn)壓器的輸入。這個(gè)300 mV符合LDO穩(wěn)壓器的推薦裕量電壓規(guī)格，同時(shí)能夠最大限度降低其功率損耗；比標(biāo)準(zhǔn)解決方案使用的500 mV更為合適。

對于2 V電源軌：圖21顯示LTM8074 μModule穩(wěn)壓器（帶和不帶LC濾波器）在強(qiáng)制連續(xù)模式下的頻譜輸出。圖中也顯示了最大允許電壓紋波閾值。此閾值代表電源紋波電平，當(dāng)超過該值時(shí)，DAC載波信號(hào)中的邊帶雜散將出現(xiàn)在AD9213輸出頻譜的–98 dBFS本底噪聲上方。這里，與1 V模擬電源軌類似，直接為2 V模擬電源軌供電時(shí)，穩(wěn)壓器開關(guān)雜散會(huì)超過最大允許紋波閾值。但是，不需要LDO穩(wěn)壓器，而是由LTM8074輸出端的LC濾波器將開關(guān)雜散降低至最大允許紋波閾值以下。

圖21.LTM8074頻譜輸出與2 V模擬電源軌的最大允許紋波閾值之間的關(guān)系。

結(jié)果：優(yōu)化PDN

圖22顯示根據(jù)電源靈敏度評估結(jié)果得到的優(yōu)化配電網(wǎng)絡(luò)。與標(biāo)準(zhǔn)解決方案一樣，它使用三個(gè)功率IC；在本例中，分別是LTM8024、LTM8074和ADP1764。在該解決方案中，LTM8024 μModule穩(wěn)壓器VOUT1由ADP1764進(jìn)行后置調(diào)節(jié)，以便為相對敏感的1 V模擬電源軌供電。1 V數(shù)字電源軌直接由LTM8024的VOUT2供電。與AD9175 DAC類似，AD9213的數(shù)字電源軌對電源噪聲不太敏感，因此可以直接為這些電源軌供電，并且不會(huì)降低DAC動(dòng)態(tài)性能。帶有LC濾波器的LTM8074為2 V模擬和2 V數(shù)字電源軌供電。

圖22.AD9213高速ADC的優(yōu)化PDN。

表3比較了優(yōu)化PDN與現(xiàn)成標(biāo)準(zhǔn)PDN的性能。如圖18所示，標(biāo)準(zhǔn)PDN使用一個(gè)四通道降壓開關(guān)和兩個(gè)LDO穩(wěn)壓器。組件大小減小15.4%，效率從63.1%提高到73.5%，整體節(jié)能1.0 W。

表3.AD9213高速ADC的優(yōu)化PDN與標(biāo)準(zhǔn)PDN比較

為了驗(yàn)證優(yōu)化PDN的性能，從SFDR和SNR兩個(gè)方面對AD9213進(jìn)行評估，并檢查載波周圍邊帶雜散的FFT輸出頻譜。結(jié)果顯示，SNR和SFDR的性能在數(shù)據(jù)手冊給出的技術(shù)規(guī)格限值范圍內(nèi)，如表4所示。圖23顯示AD9213的FFT輸出頻譜，其載波頻率很干凈，沒有可見的邊帶雜散。

表4.使用圖11中的優(yōu)化PDN時(shí)，AD9213在2.6 Ghz載波下的動(dòng)態(tài)性能

圖23.使用圖11中的優(yōu)化PDN時(shí)，AD9213的FFT頻譜（2.6 GHz、–1 dBFS載波）。

part 2 總結(jié)

高性能數(shù)據(jù)轉(zhuǎn)換器的現(xiàn)成評估板中包含配電網(wǎng)絡(luò)，旨在滿足這些信號(hào)處理IC的噪聲要求。即使這些評估板在設(shè)計(jì)時(shí)經(jīng)過了仔細(xì)考量，配電網(wǎng)絡(luò)仍有改進(jìn)的空間。本文研究了兩種PDN：一種適用于高速DAC，一種適用于高速ADC。與標(biāo)準(zhǔn)PDN相比，我們的優(yōu)化方案在空間要求、效率，尤其是重要的熱性能方面都有所改進(jìn)。通過使用替代設(shè)計(jì)，或當(dāng)前不可用的器件，可以進(jìn)一步改善某些參數(shù)。

RF收發(fā)器

part 3

本部分將探討器件對來自各電源軌的噪聲的敏感度，確定哪些器件需要額外的噪聲濾波。本文提供了一種優(yōu)化的電源解決方案，并通過將其SFDR和相位噪聲性能與當(dāng)前PDN（當(dāng)連接到RF收發(fā)器時(shí)）進(jìn)行比較來進(jìn)一步驗(yàn)證。

優(yōu)化ADRV9009 6 GHz雙通道RF收發(fā)器的電源系統(tǒng)

ADRV9009 是一款高集成度射頻（RF）、捷變收發(fā)器，提供雙通道發(fā)射器和接收器、集成式頻率合成器以及數(shù)字信號(hào)處理功能。這款I(lǐng)C具備多樣化的高性能和低功耗組合，可滿足3G、4G和5G宏蜂窩時(shí)分雙工（TDD）基站應(yīng)用要求。

圖24顯示了ADRV9009雙通道收發(fā)器的標(biāo)準(zhǔn)PDN。PDN由一個(gè) ADP5054 四通道開關(guān)穩(wěn)壓器和四個(gè)線性穩(wěn)壓器組成。這里的目標(biāo)是了解配電網(wǎng)絡(luò)的哪些性能參數(shù)可以改善，同時(shí)產(chǎn)生的噪聲不會(huì)降低收發(fā)器的性能。

圖24.ADRV9009雙通道收發(fā)器的標(biāo)準(zhǔn)評估板配電網(wǎng)絡(luò)。此設(shè)置使用一個(gè)ADP5054四通道穩(wěn)壓器和四個(gè)LDO后置穩(wěn)壓器來滿足噪聲規(guī)格，并較大限度地提高收發(fā)器的性能。目標(biāo)是改善該解決方案。

如文所述是為了優(yōu)化PDN，量化ADRV9009對電源噪聲的敏感度是必要的。ADRV9009 6 GHz雙通道RF收發(fā)器需要如下五個(gè)不同的電源軌：

1.3 V模擬（VDDA1P3_AN）

1.3 V數(shù)字（VDDD1P3_DIG）

1.8 V發(fā)射器和BB （VDDA_1P8）

2.5 V接口（VDD_INTERFACE）

3.3 V輔助（VDDA_3P3）

分析

圖25顯示了模擬電源軌（VDDA1P3_AN、VDDA_1P8和VDDA_3P3）的接收器1端口PSMR結(jié)果。對于數(shù)字電源軌（VDDD1P3_DIG和VDD_INTERFACE），我們利用信號(hào)發(fā)生器能夠產(chǎn)生的最大注入紋波在輸出頻譜中未產(chǎn)生雜散，因此我們無需擔(dān)心最小化這些電源軌上的紋波。調(diào)制雜散幅度用dBFS表示，其中最大輸出功率（0 dBF）相當(dāng)于50Ω系統(tǒng)中的7 dBm或1415.89 mV p-p。

圖25.ADRV9009收發(fā)器的模擬電源軌在接收器1處的PSMR性能。

對于VDDA1P3_AN電源軌，測量是在收發(fā)器板的兩個(gè)不同分支上進(jìn)行。請注意，在圖25中，PSMR在《200kHz紋波頻率時(shí)低于0 dB，表示這些頻率下的紋波產(chǎn)生更高的相同幅度調(diào)制雜散。這意味著在200 kHz以下，接收器1對VDDA1P3_AN電源軌產(chǎn)生的最小紋波也非常敏感。

VDDA_1P8電源軌在收發(fā)器板上分為兩個(gè)分支：VDDA1P8_TX和VDDA1P8_BB。VDDA1P8_TX電源軌在100 kHz時(shí)達(dá)到最小PSMR，約為27 dB，對應(yīng)于100kHz紋波的63.25 mV p-p，產(chǎn)生2.77 mV p-p的調(diào)制雜散。VDDA1P8_BB在5 MHz紋波頻率時(shí)測量約11 dB的最小值，相當(dāng)于0.136 mV p-p的注入紋波產(chǎn)生的0.038 mV p-p雜散。

VDDA_3P3數(shù)據(jù)顯示，在大約130 kHz及以下，PSMR低于0 dB，表示接收器1處的RF信號(hào)對來自VDDA_3P3的噪聲非常敏感。該電源軌的PSMR隨著頻率提高而上升，在5 MHz達(dá)到72.5 dB。

總之，PSMR結(jié)果表明，在這些電源軌中，VDDA1P3_AN和VDDA_3P3電源軌噪聲最令人擔(dān)憂，貢獻(xiàn)了ADRV9009收發(fā)器最大部分的耦合到接收器1的紋波量。

圖26顯示了ADRV9009模擬電源軌的PSRR性能。VDDA1P3_AN的PSRR在最高 1MHz時(shí)保持平坦，約為60 dB；在5 MHz時(shí)略有下降，最小值為46 dB。這可以被視為5 MHz的0.127 mV p-p紋波，其產(chǎn)生0.001 mV p-p雜散，該雜散與調(diào)制RF信號(hào)一起位于LO頻率之上。

圖26.ADRV9009收發(fā)器的模擬電源軌在接收器1處的PSRR性能。

ADRV9009的VDDA1P8_BB電源軌的PSRR在5 MHz時(shí)達(dá)到約47 dB的最小值，而VDDA1P8_TX電源軌的PSRR不會(huì)低于約80 dB。在1 MHz以下的頻譜中，VDDA_3P3的PSRR高于所示的90 dB。測量在90 dB時(shí)發(fā)生削波，因?yàn)樽罡? MHz的最大注入紋波為20 mV p-p——這不夠高，無法產(chǎn)生高于本振的本底噪聲的雜散。該電源軌的PSRR高于所示的1 MHz以下的情況，因?yàn)殡S著頻率提高，它在4 MHz時(shí)下降到76.8 dB，其最低值在10 kHz至10 MHz范圍內(nèi)。

與PSMR結(jié)果類似，PSRR數(shù)據(jù)表明，耦合到本振頻率（特別是高于1 MHz）的大部分噪聲來自VDDA1P3_AN和VDDA_3P3電源軌。

為了確定電源是否能夠滿足噪聲要求，測量直流電源的紋波輸出，并繪制一個(gè)100 Hz至100 MHz頻率范圍的波形，例如圖27所示。在該頻譜上增加一個(gè)覆蓋層：調(diào)制信號(hào)上將出現(xiàn)邊帶雜散的閾值。覆蓋的數(shù)據(jù)是通過在幾個(gè)參考點(diǎn)將正弦紋波注入到指定電源軌而獲得的，用以了解什么紋波水平產(chǎn)生邊帶雜散，如第1部分所討論的。

圖27至圖29中所示的閾值數(shù)據(jù)是針對收發(fā)器最敏感的三個(gè)電源軌的。圖中顯示了不同DC-DC轉(zhuǎn)換器配置、使能/未使能展頻（SSFM）、通過LDO穩(wěn)壓器或低通（LC）濾波器進(jìn)行更多濾波等情況下的電源軌頻譜。這些波形是在電源板上測量，并留下了比噪聲限值低6 dB甚至更多的裕量。

測試

圖27顯示了VDDA1P3_AN電源軌的雜散閾值，以及LTM8063 μModule 穩(wěn)壓器不同配置的實(shí)測噪聲頻譜。如圖27所示，在禁用展頻（SSFM）的情況下，使用LTM8063為電源軌直接供電，在LTM8063的基波工作頻率和諧波頻率處產(chǎn)生超過閾值的紋波。具體說來，紋波在1.1 MHz時(shí)超過限值0.57 mV，表明需要后置穩(wěn)壓器和濾波器的某種組合來抑制開關(guān)穩(wěn)壓器的噪聲。

圖27.為VDDA1P3_AN電源軌供電的LTM8063（不同配置）的輸出噪聲頻譜，以及該電源軌允許的最大紋波。

如果僅增加LC濾波器（無LDO穩(wěn)壓器），則開關(guān)頻率處的紋波剛剛達(dá)到最大允許的紋波——可能沒有足夠的設(shè)計(jì)裕量來確保收發(fā)器性能較佳。增加 ADP1764 LDO后置穩(wěn)壓器并開啟LTM8063的展頻模式，可以降低整個(gè)頻譜上的基波開關(guān)紋波幅度及其諧波，以及SSFM在1/f區(qū)域中引起的噪聲峰值。通過開啟SSFM并增加LDO穩(wěn)壓器和LC濾波器，可以實(shí)現(xiàn)優(yōu)質(zhì)效果，降低開關(guān)動(dòng)作所引起的剩余噪聲，給最大允許紋波留下約18 dB的裕量。

展頻將噪聲擴(kuò)散到更寬頻帶上，從而降低開關(guān)頻率及其諧波處的峰值和平均噪聲。這是通過3 kHz三角波上下調(diào)制開關(guān)頻率來做到的。這會(huì)在3 kHz處引入新的紋波，LDO穩(wěn)壓器會(huì)進(jìn)行處理。

使能SSFM后，由此產(chǎn)生的低頻紋波及其諧波在圖28和圖29所示的VDDA_1P8和VDDA_3P3輸出頻譜中顯而易見。如圖28所示，使能SSFM時(shí) LTM8074 的噪聲頻譜為VDDA_1P8電源軌的最大允許紋波提供最小約8 dB的裕量。因此，滿足此電源軌的噪聲要求不需要后置穩(wěn)壓器濾波。

圖28.為VDDA_1P8電源軌供電的LTM8074（SSFM開啟）的輸出噪聲頻譜，以及該電源軌允許的最大紋波。

圖29顯示了LTM8074 μModule穩(wěn)壓器不同配置的噪聲頻譜，以及3.3V VDDA_3P3電源軌的最大噪聲要求。對于此電源軌，我們使用LTM8074 Silent SwitcherμModule穩(wěn)壓器來分析結(jié)果。僅使用LTM8074的配置（無濾波器或LDO后置穩(wěn)壓器）產(chǎn)生的噪聲超過限值，無論是否使能展頻模式。

圖29.為VDDA_3P3電源軌供電的LTM8074（不同配置）的輸出噪聲頻譜，以及該電源軌允許的最大紋波。請注意電源軌對低頻紋波的敏感性，因?yàn)榇嗽肼暱赡茉?.3 V供電的時(shí)鐘中引起相位抖動(dòng)。

兩個(gè)備選配置的結(jié)果符合》6 dB裕量的噪聲規(guī)格：未使能SSFM的LTM8074加上LC濾波器，以及使能SSFM的LTM8074加上LDO后置穩(wěn)壓器。雖然二者均以充足的裕量滿足了要求，但LDO后置穩(wěn)壓器解決方案在此更有優(yōu)勢。這是因?yàn)閂DDA_3P3電源軌還提供3P3V_CLK1時(shí)鐘電源，因此1/f噪聲的減少相對更重要——如果不予處理，這里的噪聲可以轉(zhuǎn)化為本振中的相位抖動(dòng)。

優(yōu)化解決方案

基于上述測試結(jié)果，圖30顯示了一種優(yōu)化解決方案，當(dāng)用在ADRV9009收發(fā)器板上時(shí)，它能提供》6 dB的噪聲裕量。

圖30.使用LTM8063和LTM8074 μModule穩(wěn)壓器的ADRV9009收發(fā)器優(yōu)化PDN。

表5顯示了優(yōu)化PDN與標(biāo)準(zhǔn)PDN的對比。組件大小減小29.8%，效率從66.9%提高到69.9%，整體節(jié)能0.5 W。

表5.ADRV9009優(yōu)化PDN與當(dāng)前PDN的比較

為了驗(yàn)證該優(yōu)化電源解決方案在系統(tǒng)噪聲性能方面的效果，我們執(zhí)行了相位噪聲測量。將圖30中的優(yōu)化解決方案與控制案例——ADRV9009評估板的工程版本，即使用圖24所示PDN的AD9378評估板——進(jìn)行比較。使用相同電路板，但采用圖30所示的PDN，比較相位噪聲結(jié)果。理想情況下，優(yōu)化解決方案達(dá)到或超過數(shù)據(jù)手冊參考曲線所示的性能。

圖31比較了使用標(biāo)準(zhǔn)ADP5054電源的AD9378評估板相位噪聲結(jié)果與使用LTM8063和LTM8074電源的同一評估板的結(jié)果。相比于ADP5054電源解決方案，μModule電源解決方案的性能略優(yōu)，高出大約2 dB。

圖31.ADP5054與μModule器件的PSU之間的AD9378相位噪聲性能比較，測量條件：LO = 1900 MHz，PLL BW = 425 kHz，穩(wěn)定性 = 8。

如圖31和表6所示，由于外部本振使用了低相位噪聲信號(hào)發(fā)生器，兩種電源解決方案的測量結(jié)果均顯著低于數(shù)據(jù)手冊規(guī)格。

表6.相位噪聲測量結(jié)果，LO = 1900 MHz

采用兩種電源解決方案的收發(fā)器的SFDR測量結(jié)果如表7所示，兩種方案的性能相當(dāng)，除了LO = 3800 MHz，這種情況下ADP5054的開關(guān)紋波開始在載波信號(hào)輸出頻譜上產(chǎn)生調(diào)制雜散，如圖32所示。

表7.ADRV9009收發(fā)器SFDR性能

圖32.發(fā)射器1載波信號(hào)和電源開關(guān)頻率引起的雜散頻率。測量條件：LO = 3800 MHz，F(xiàn)bb = 7 MHz，–10 dBm。

part 3 總結(jié)

不同應(yīng)用有不同要求，評估板的配電網(wǎng)絡(luò)可能需要進(jìn)一步改進(jìn)或改變。量化信號(hào)處理IC噪聲要求的能力為電源設(shè)計(jì)或只是優(yōu)化現(xiàn)有電源解決方案提供了更有效的方式。對于ADRV9009之類的高性能RF收發(fā)器，在PDN中設(shè)置噪聲注入以確定可容許多大電源噪聲，有助于我們改進(jìn)當(dāng)前PDN的空間需求、效率和至關(guān)重要的熱性能。

編輯：黃飛