Peter Delos and Jarrett Liner

在脈沖雷達應用中，在從發(fā)射到接收操作的過渡過程中，需要快速打開/關閉高功率放大器（HPA）。典型的轉換時間目標可以小于1 μs。從歷史上看，這是通過排水控制來實現(xiàn)的。漏極控制需要在 28 V 至 50 V 的電壓范圍內切換大電流。這對于已知的開關電源技術是實用的，但涉及額外的物理尺寸和電路復雜性。在現(xiàn)代相控陣天線開發(fā)中，雖然要求盡可能低的SWaP，但希望消除與HPA漏極開關相關的并發(fā)癥。

本文介紹一種獨特而簡單的柵極脈沖驅動電路，它為快速打開/關閉HPA提供了一種替代方法，并消除了漏極開關所涉及的電路。測得的開關時間小于200 ns，為1 μs物鏡提供了裕量。其他特性包括偏置可編程性，以考慮器件間的變化，柵極鉗位保護HPA免受意外柵極電壓增加的影響，以及用于脈沖上升時間優(yōu)化的過沖補償。

典型漏極脈沖配置

HPA通過漏極控制開啟/關閉的典型配置如圖1所示。串聯(lián) FET 接通 HPA 的高壓。需要控制電路將邏輯電平脈沖轉換為更高的電壓以接通串聯(lián)FET。

此配置的復雜性包括：

大電流的開關需要從大容量存儲電容到HPA漏極引腳的低電感路徑。

關斷時，漏極電容保持電荷，需要額外的放電路徑。這是通過額外的FET Q2實現(xiàn)的，該FET Q1在控制電路上增加了一個約束，即Q2和Q<>永遠不會同時使能。

在許多情況下，串聯(lián)FET是N溝道器件。這要求控制電路產(chǎn)生高于HPA漏極電壓的電壓才能導通。

控制電路的設計方法是眾所周知的，并且經(jīng)過驗證。然而，由于相控陣系統(tǒng)中對集成封裝和降低SWaP的持續(xù)需求，人們希望消除這種復雜性。事實上，人們的愿望是完全消除漏極控制電路。

圖1.傳統(tǒng)的 HPA 脈沖排水配置。

建議的柵極脈沖電路

柵極驅動電路的目標是將邏輯電平信號轉換為適當?shù)腉aN HPA柵極控制信號。需要負電壓來設置適當?shù)钠?a href="http://www.brongaenegriffin.com/tags/電流/" target="_blank">電流，進一步的負電壓會關閉器件。因此，電路應接受正邏輯電平輸入，并轉換為兩個負電壓之間的脈沖。該電路還需要克服柵極電容，具有急劇上升時間和最小或沒有過沖。

柵極偏置設置的一個問題是，偏置電壓的小幅增加會導致HPA電流顯著增加。這增加了一個目標，即柵極控制電路應非常穩(wěn)定，并具有防止損壞的鉗位。另一個問題是器件之間最佳偏置電壓的變化，以設置所需的漏極電流。這種變化增加了對系統(tǒng)內可編程柵極偏置功能的需求。

圖2.建議的HPA柵極驅動電路。

圖2所示電路實現(xiàn)了所有既定目標。運算放大器U1采用反相單負電源配置。精密DAC用于設置V+引腳增益的運算放大器基準。當邏輯輸入為高電平時，運算放大器箝位至負電源軌。當輸入為低電平時，運算放大器輸出接近一個小的負值，由電阻值和DAC設置決定。反相配置被特意選擇在邏輯輸入為低電平或地電位時打開HPA，因為邏輯低電平的電壓變化小于邏輯高電平。軌到軌運算放大器具有大壓擺率和足夠的輸出電流驅動，適合該應用。

組件值的選擇如下：

R1和R2設置運算放大器增益。

DAC設置以及R3和R4決定運算放大器V+引腳上的基準電壓。選擇C1和R3來獲得低通濾波器噪聲。

R5和R6構成重要的鉗位特征。發(fā)生這種情況是因為 V抄送運算放大器上的引腳以地為基準，因此這是運算放大器輸出端的最大值。R5和R6為–5 V電源提供電阻分壓器。

R5的一個不良影響是它減慢了柵極電容引起的脈沖響應。這可以通過添加C3來補償，以獲得尖銳的脈沖。

選擇C2作為小值，以限制運算放大器輸出脈沖上升沿的任何過沖。

測量數(shù)據(jù)

用于驗證電路的測試設置如圖3所示。評估板用于精密DAC、運算放大器和HPA。脈沖發(fā)生器用于仿真1.8 V邏輯信號。信號發(fā)生器持續(xù)導通，輸入帶寬高于RF頻率的RF采樣示波器用于測量RF信號的HPA開啟/關閉。

圖3.測試設置。

測試中使用的組件值列于表1中。

?

?

測得的導通時間如圖4所示。時間標度為每格500 ns，RF信號的上升時間低于200 ns。對于測量從柵極脈沖開始到RF脈沖結束上升沿的時序的系統(tǒng)，可以看到導通時間約為300 ns，這表明系統(tǒng)為發(fā)射到接收轉換分配1 μs的裕量很大。

圖4.測得的 HPA 開啟時間。

圖5.測得的 HPA 關斷時間。

測得的關斷時間如圖5所示。時間尺度再次為每格500 ns，下降時間明顯快于上升時間，再次遠低于200 ns，這表明系統(tǒng)為發(fā)射到接收轉換分配1 μs的裕量很大。

布局注意事項

對代表性布局進行了尺寸研究，如圖6所示。柵極脈沖電路的運算放大器部分放置在通向HPA輸入的RF路徑附近。精密DAC未顯示，假定放置在控制部分，為多個發(fā)射通道提供輸入。布局研究表明，該電路可以添加到實用的低成本PWB實現(xiàn)中，而發(fā)射RF電路所需的額外空間最小。

圖6.物理大小分配。

總結

已經(jīng)提出并評估了一種獨特的柵極脈沖電路，用于快速打開/關閉HPA。

功能包括：

<200 ns 轉換時間。

與任何邏輯輸入兼容。

用于器件間變化的可編程偏置。

提供箝位保護以設置最大柵極電壓。

上升時間/過沖補償。

尺寸支持高密度相控陣應用。

隨著要求減少物理占用空間的先進電子系統(tǒng)的持續(xù)集成，預計該電路及其方法的變化將開始在需要快速HPA轉換時間的相控陣應用中激增。

審核編輯：郭婷