提到FET，學(xué)電子的人都比較熟悉，F(xiàn)ET就是Field-Effect Transistor，場(chǎng)效應(yīng)管。FET是一種常見(jiàn)的三端口半導(dǎo)體器件，比較常見(jiàn)的是JFET（結(jié)型場(chǎng)效應(yīng)晶體管）和金屬氧化物場(chǎng)效應(yīng)管MOSFET。

下圖給出了常見(jiàn)的場(chǎng)效應(yīng)管的工作示意圖，



那么FinFET到底是什么呢？FinFET被稱為鰭式場(chǎng)效應(yīng)晶體管，是一種新的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管。該項(xiàng)技術(shù)的發(fā)明人是加州大學(xué)伯克利分校的胡正明教授。



FinFeT與平面型MOSFET結(jié)構(gòu)的主要區(qū)別在于其溝道由絕緣襯底上凸起的高而薄的鰭構(gòu)成，源漏兩極分別在其兩端，三柵極緊貼其側(cè)壁和頂部，用于輔助電流控制，這種鰭形結(jié)構(gòu)增大了柵圍繞溝道的面，加強(qiáng)了柵對(duì)溝道的控制，從而可以有效緩解平面器件中出現(xiàn)的短溝道效應(yīng)，大幅改善電路控制并減少漏電流，也可以大幅縮短晶體管的柵長(zhǎng)，也正由于該特性，F(xiàn)inFET無(wú)須高摻雜溝道，因此能夠有效降低雜質(zhì)離子散射效應(yīng)，提高溝道載流子遷移率。 ?

?

FinFET的主要特點(diǎn)是，溝道區(qū)域是一個(gè)被柵極包裹的鰭狀半導(dǎo)體。

沿源漏方向的鰭的長(zhǎng)度，為溝道長(zhǎng)度。

柵極包裹的結(jié)構(gòu)增強(qiáng)了柵的控制能力， 對(duì)溝道提供了更好的電學(xué)控制，從而降低了漏電流，抑制短溝道效應(yīng)。?

然而FinFET有很多種，不同的FinFET有不同的電學(xué)特性。

下面根據(jù)襯底類型、溝道的方向、柵的數(shù)量、柵的結(jié)構(gòu)，分別給予介紹。SOI FinFET 和體FinFET。

根據(jù)FinFET襯底，F(xiàn)inFET可以分成兩種。一種是SOI FinFET，一種是體FinFET。

FinFET形成在體硅襯底上。由于制作的工藝不同，相比于SOI襯底，體硅襯底具有低缺陷密度，低成本的優(yōu)點(diǎn)。

此外，由于SOI襯底中埋氧層的熱傳導(dǎo)率較低，體硅襯底的散熱性能也要優(yōu)于SOI襯底。



Buk FinFET，SOI FinFET具有近似的寄生電阻、寄生電容，從而在電路水平上可以提供相似的功率性能。但是 SOI 襯底的輕鰭摻雜FinFET，相比于Buk FinFET，表現(xiàn)出較低的節(jié)電容，更高的遷移率和電壓增益的電學(xué)性能。

FinFET到底有多牛？

對(duì)于場(chǎng)效應(yīng)管，我們最常用的是MOSFET，全稱是金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管：Metal Oxide Semiconductor Field Effect Transistor。

MOSFET在1960年由貝爾實(shí)驗(yàn)室（Bell Lab.）的D. Kahng和 Martin Atalla首次實(shí)作成功，這種元件的操作原理和1947年肖克利（William Shockley）等人發(fā)明的雙載流子結(jié)型晶體管（Bipolar Junction Transistor,BJT）截然不同，且因?yàn)橹圃斐杀镜土c使用面積較小、高整合度的優(yōu)勢(shì)，在大型集成電路（Large-Scale Integrated Circuits,LSI）或是超大型集成電路（Very Large-Scale Integrated Circuits,VLSI）的領(lǐng)域里，重要性遠(yuǎn)超過(guò)BJT。



但是MOSFET發(fā)明至今已有六十多年歷史，隨著半導(dǎo)體制程工藝的進(jìn)步，MOSFET的限制越來(lái)越明顯。我們知道，在 MOSFET 中，柵極長(zhǎng)度（Gate length）大約 10 奈米，是所有構(gòu)造中最細(xì)小也最難制作的，因此我們常常以柵極長(zhǎng)度來(lái)代表半導(dǎo)體工藝的進(jìn)步程度，這就是所謂的工藝線寬。

柵極長(zhǎng)度會(huì)隨工藝技術(shù)的進(jìn)步而變小，從早期的 0.18 微米、0.13 微米，進(jìn)步到 90 奈米、65 奈米、45 奈米、22 奈米，到目前最新工藝 10 奈米。當(dāng)柵極長(zhǎng)度愈小，則整個(gè) MOSFET 就愈小，而同樣含有數(shù)十億個(gè) MOSFET 的芯片就愈小，封裝以后的集成電路就愈小，最后做出來(lái)的手機(jī)就愈小啰！。

10 奈米到底有多小呢？細(xì)菌大約 1 微米，病毒大約 100 奈米，換句話說(shuō)，人類現(xiàn)在的工藝技術(shù)可以制作出只有病毒 1/10（10 奈米）的結(jié)構(gòu)，厲害吧！ 但是當(dāng)柵極長(zhǎng)度縮小到 20 奈米以下的時(shí)候，遇到了許多問(wèn)題，其中最麻煩的是當(dāng)閘極長(zhǎng)度愈小，源極和漏極的距離就愈近，柵極下方的氧化物也愈薄，電子有可能偷偷溜過(guò)去產(chǎn)生漏電（Leakage）；另外一個(gè)更麻煩的問(wèn)題，原本電子是否能由源極流到漏極是由閘極電壓來(lái)控制的，但是柵極長(zhǎng)度愈小，則柵極與通道之間的接觸面積（圖一紅色虛線區(qū)域）愈小，也就是閘極對(duì)通道的影響力愈小，要如何才能保持閘極對(duì)通道的影響力（接觸面積）呢？ 因此美國(guó)加州大學(xué)伯克萊分校胡正明、 Tsu-Jae King-Liu、Jeffrey Bokor 等三位教授發(fā)明了鰭式場(chǎng)效晶體管（Fin Field Effect Transistor，F(xiàn)inFET），把原本 2D 構(gòu)造的 MOSFET 改為 3D 的 FinFET，如圖二所示，因?yàn)闃?gòu)造很像魚(yú)鰭 ，因此稱為鰭式（Fin）。



由圖中可以看出原本的源極和漏極拉高變成立體板狀結(jié)構(gòu)，讓源極和漏極之間的通道變成板狀，則柵極與通道之間的接觸面積變大了（圖二黃色的氧化物與下方接觸的區(qū)域明顯比圖一紅色虛線區(qū)域還大），這樣一來(lái)即使柵極長(zhǎng)度縮小到 20 奈米以下，仍然保留很大的接觸面積，可以控制電子是否能由源極流到汲極，因此可以更妥善的控制電流，同時(shí)降低漏電和動(dòng)態(tài)功率耗損，所謂動(dòng)態(tài)功率耗損就是這個(gè) FinFET 由狀態(tài) 0 變 1 或由 1 變 0 時(shí)所消耗的電能，降低漏電和動(dòng)態(tài)功率耗損就是可以更省電的意思啰！

FinFET是柵極長(zhǎng)度縮小到 20 奈米以下的關(guān)鍵，擁有這個(gè)技術(shù)的工藝與專利，才能確保未來(lái)在半導(dǎo)體市場(chǎng)上的競(jìng)爭(zhēng)力。

當(dāng)然場(chǎng)效應(yīng)管也不是一成不變的，F(xiàn)inFET也不會(huì)是最終的選項(xiàng)，其演進(jìn)一直在進(jìn)行中。

在過(guò)去的 17 年中，CMOS 技術(shù)在制造和建筑中使用的材料方面取得了重大進(jìn)展。第一個(gè)巨大飛躍是在 90 nm 技術(shù)節(jié)點(diǎn)引入應(yīng)變工程。隨后的步驟是具有 45 nm 高 k 電介質(zhì)的金屬柵極，以及 22 nm 節(jié)點(diǎn)的 FinFET 架構(gòu)。2012 年標(biāo)志著第一個(gè)商用 22nm FinFET 的誕生。FinFET 架構(gòu)的后續(xù)改進(jìn)提高了性能并減少了面積。FinFET 的 3D 特性具有許多優(yōu)勢(shì)，例如增加鰭片高度以在相同的占位面積下獲得更高的驅(qū)動(dòng)電流。

圖 2 顯示了 MOSFET 結(jié)構(gòu)的演變：雙柵、三柵、pi 柵、omega 柵和環(huán)柵。由于結(jié)構(gòu)簡(jiǎn)單且易于制造，雙柵極和三柵極 FinFET 很常見(jiàn)。盡管 GAA 器件是在 FinFET 之前提出的，但后者更適合執(zhí)行生產(chǎn)。



未來(lái)，到底屬于那種技術(shù)，讓我們拭目以待，并努力向前。

審核編輯：劉清