基于摩爾定律，技術節(jié)點的縮小使得SoC技術從2000年起快速擴展并更具競爭力?，F在CIS繼續(xù)致力改進光電性能，在很多方面都顯得比CCD優(yōu)勝。如果利用“進化論”譬喻，可以把CIS視作抵過多次自然災害仍然存活的哺乳類動物，而這個進化歷史更是跨越6500萬年的史詩級故事！

早于上世紀九十年代初，有意見認為電荷耦合器件（CCD）日漸式微，最終將成為“科技恐龍”。如果以索尼公司（Sony）2015年的發(fā)布來看待，這個預言好像也有點道理。當時索尼公司正式發(fā)布終止量產CCD時間表，并開始接收最后訂單。雖然多年前業(yè)界已預計此舉遲早將會出現，但是索尼這一發(fā)布仍然震驚了專業(yè)成像社群。值得一提的是，很多工業(yè)或專業(yè)應用——即CMOS圖像傳感器（CIS）的重點市場——到現在仍然基于CCD傳感器技術。到底CCD有什么特點優(yōu)于CIS，使其更具吸引力呢？在發(fā)展初期，CCD和CIS兩種技術是共存的。后來，CCD被視為能夠滿足嚴格圖像質量要求的高端技術，而同時期的CMOS技術仍然未成熟并受制于其固有噪聲和像素復雜性等問題。在這一時期，圖像技術仍然以模擬結構為主，而集成圖像處理功能（系統(tǒng)級芯片，SoC）這一概念還沒有被認真考慮?；谀柖?，技術節(jié)點的縮小使得SoC技術從2000年起快速擴展并更具競爭力。現在CIS繼續(xù)致力改進光電性能，在很多方面都顯得比CCD優(yōu)勝。如果利用文首提到的“進化論”譬喻，其實可以把CIS視作抵過多次自然災害仍然存活的哺乳類動物，而這個進化歷史更是跨越6500萬年的史詩級故事！

CCD和CMOS：同源異種

CCD的工作原理是將光子信號轉換成電子包并順序傳送到一個共同輸出結構，然后把電荷轉換成電壓。接著，這些信號會送到緩沖器并存儲到芯片外。在CCD應用中，大部分功能都是在相機的電路板上進行的。當應用需要修改時，設計人員可以改動電路而無需重新設計圖像芯片。在CMOS圖像傳感器中，電荷轉換成電壓的工作是在每一像素上進行。CMOS圖像芯片在像素級把電荷轉換成電壓，而大部分的功能則集成進芯片。這樣所有功能可通過單一電源工作，并能夠實現依照感興趣區(qū)域或是開窗靈活讀出圖像。一般來說，CCD采用NMOS技術，因而能夠通過如雙層多晶硅、抗暈、金屬屏蔽和特定起始物料互相覆蓋等特定工藝實現性能。而CMOS是基于用于數字集成電路的標準CMOS工藝技術生產，再根據客戶要求加入成像功能（如嵌入式光電二極管）。

一般的見解是CMOS傳感器的生產成本比CCD低，因而它的性能也較CCD低。這個假設是基于市場需求的考慮而得出的，但是其他專業(yè)市場的意見卻認為兩者的技術水平相若，而CCD甚至可能更經濟。例如，絕大多數太空計劃仍然采用CCD器件，原因不單是CCD在小批量和低成本的考慮下可在工藝級實現性能優(yōu)化，還有長期穩(wěn)定供貨的需求考慮。同樣，基于高端CCD的解決方案在科學成像市場也有主流占有率，而且還有一些新產品在開發(fā)階段。情況就是恐龍進化成飛鳥，而它們大部分都能夠提供優(yōu)秀的成像功能……

CMOS使系統(tǒng)復雜性得到改進，因為它基本上嵌入了如模數轉換、相關雙采樣（CDS）、時鐘生成、穩(wěn)壓器等SoC結構或是圖像后處理等功能，而這些以前都是應用系統(tǒng)級設計才有的功能（圖1）?，F在的CIS通常是依照從180nm到近期65nm的1P4M（1層聚酯、4層金屬）工藝生產，允許像素設計加入非常高的轉換因子，便于結合列增益放大。這使得CMOS的光反饋和光靈敏度一般都比CCD為佳。相較于CMOS，CCD芯片的襯底偏壓穩(wěn)定性更好且芯片上的電路更少，因此擁有更顯著的低噪優(yōu)勢，甚至達到無固定模式噪聲的水平。

圖1：CCD和CMOS結構比較。

表1：CCD和CMOS特點比較。

另一方面，CIS的采樣頻率較低，可以減小像素讀出所需要的帶寬，因而瞬時噪聲也較小?？扉T會同時對陣列上的所有像素進行曝光。但是，CMOS傳感器采用這一方法的話，由于每個像素需要額外的晶體管，反而占用更多像素空間。另外，CMOS每一像素擁有一個開環(huán)輸出放大器，而因著晶圓工藝的差異，每一放大器的補償和增益會有所變化，而使亮暗不均勻狀況都比CCD傳感器差。相對于同級的CCD傳感器，CMOS傳感器擁有較低的功耗，而芯片上其他電路的功耗也比CCD經優(yōu)化模擬系統(tǒng)芯片匹配的解決方案來得低。取決于供貨量并考慮到CCD導入外部相關電路功能的成本，CMOS的系統(tǒng)成本也有可能低于CCD。表1總結了CCD和CMOS的特點，有些功能有利于一種或其他技術，因此毋需完全分割整體性能或成本。不過，CMOS的真正優(yōu)勢是通過SoC方式實現導入靈活性，以及其低功耗特點。

關于噪聲性能的常見誤解

視頻成像鏈的帶寬必須小心調整，以便最小化數字化階段的讀出噪聲?？墒沁@一帶寬也必須足夠大以防止圖像出現其他缺陷。這一慣常做法也適用于CCD和CMOS。帶寬的最小閾值是信號由采樣達到足夠接近理想水平所需要的時間決定的。誘發(fā)性誤差應處于接近最低有效位（LSB）的可忽略水平。要決定所需要的帶寬，可以應用下面的準則：

把放大鏈帶寬fc、信號頻率fs和N（即ADC分辨率）置入算式計算。例如N=12時，數值則是：

噪聲最由兩個因素造成：1/f閃爍噪聲和熱噪聲（見圖2）。閃爍噪聲是大自然中常有的噪聲，而它旳頻譜密度和地球自轉速度、海底水流、天氣以至氣候現象等活動相關。研究報告顯示普通蠟燭的閃爍速率是1/f。在MOS器件和放大鏈各元素中，閃爍噪聲則是技術工藝誤差生成的缺陷，使電荷被困于柵極氧化物內所造成的結果。電荷進出這些“陷阱”，造成晶體管通道內的電流不穩(wěn)定，故又稱“隨機電報噪聲”（RTS）。利用洛倫茲數學模型可以形容每一個“陷阱”的共振行為，而模型的總和（即MOSFET通道表面范圍的所有“陷阱”總和）在1/f頻譜上展示時，會完全符合具體噪聲的頻譜密度。結果顯示，1/f波幅與MOSFET通道表面面積成反比──不是完全直觀。

圖2：頻譜噪聲密度。

要去除或減小CIS上的放大器共模差異，浮點的重置噪聲以至晶體管技術分散，視頻通道通常集成一個相關雙采樣（CDS）級。這一元素把視頻信號傳遞函數依照下面的算式進行轉換：

在算式中，fs是采樣頻率，n是CDS因子（通常n=2）。如圖3顯示，取決于采樣頻率，這一濾波能或多或少地去除1/f噪聲頻率分量，尤其是當采樣頻率fs很高的時候顯著（換句話說，電荷進出“陷阱”的動作將慢于CDS頻率）。HCDS濾波器結合放大鏈的低通濾波器可以簡化為一個如圖3所示的等效帶通濾波器。圖中的eqBP1對應一個一階帶通濾波器。這里eqBP1的噪聲頻譜函數要除以2，以得到一個帶有HCDS函數的等效集成噪聲功率。eqBP2是eqBP1的陷波估算值。為取得集成噪聲功率，eqBP2的上限和下限分別按照(π/2)-1和π/2進行倍增。

圖3：噪聲濾波函數。

在圖2和圖3所示的一般狀況下，噪聲性能可依照下面的算式展示：

把算式（1）和（4）合并后，得出總體集成讀出噪聲估算值如下：

有關算式經驗證跟數字仿真結果相當匹配。CCD的讀出噪聲可達到非常低水平，適合如天文或科學成像，這些應用領域的讀出頻率可以非常低。系統(tǒng)設計包含有最小頻帶寬的電子元素，以避免集成進信號的不穩(wěn)定時脈。在這些應用中，噪聲的1/f分量有主導地位（圖4）。在高速視頻應用中，高噪聲使得信噪比顯著變差。從多個不同CCD視頻相機錄得的具體噪聲表示狀況數據，確認了有關理論。CMOS圖像傳感器的列式平行讀出布局（見圖1）在這一方面提供優(yōu)勢。閾值讀出頻率除以列數，再與CCD數值比較。在這里，CIS的讀出噪聲主要由1/f數值主導。這有助于進一步改進CMOS技術在成像方面的性能。近期的結果顯示，CIS可提供1e-或更低范圍的優(yōu)秀噪聲性能。

圖4：讀出噪聲作為fs的函數。

MTF和QE：成像質量的支柱

量子效率（QE）是直接影響圖像傳感器光電性能的因素，因為光電轉換效率的任何損耗都會直接減低信噪比（SNR）。它的影響是兩方面的，因為當散粒噪聲（信號的平方根）是主要噪聲源時，QE不單是信噪比的被除數（信號），同時也是除數（噪聲）。在這一點之上，CCD和CMOS處于同一水平，可是CCD在QE改進方面累積有多年的技術工藝優(yōu)化，而在CIS的QE改進發(fā)展相對較遲?；诠栉镔|的物理特性，較長的波長能穿透光敏轉換區(qū)，因此會使用厚的外延材料來增加上紅色和近紅外線波長的QE。根據比爾朗伯定律，被吸收的能量是與介質的厚度成指數關系。高端應用的CCD利用較厚的硅物質和背照（BSI）工藝以恢復高寬帶QE和近紅外線（NIR）靈敏度，因而擁有優(yōu)勢。

圖5：QE 指標。

隔行傳輸CCD（ITCCD）是基于特定的生產工藝，導入所謂的“垂直溢漏”（VOD）或“垂直抗暈”（VAB）功能。VAB開發(fā)于1980年代初期，具有非常好的性能，但缺點是會減低紅色的反饋并拒絕頻譜中的NIR部分。

圖6：深耗盡方法。

因此，ITCCD不能從BSI中獲益。而高端CCD因為使用垂直抗暈工藝，所以沒有這一限制。