關(guān)鍵詞：符號(hào)同步 定時(shí)錯(cuò)誤檢測(cè) 插值 窗函數(shù)

在數(shù)字通信系統(tǒng)中，為了限制被傳輸?shù)?a target="_blank">數(shù)字信號(hào)的頻譜，需要對(duì)其進(jìn)行滾降升余弦濾波，形成基帶波形，并對(duì)載波進(jìn)行調(diào)制，以實(shí)現(xiàn)頻帶傳輸。在接收端，需要對(duì)經(jīng)過(guò)相干解調(diào)、匹配濾波形進(jìn)行重新采樣得到相應(yīng)的數(shù)字信號(hào)。根據(jù)奈奎斯特抽樣值無(wú)失真準(zhǔn)則，A/D轉(zhuǎn)換器若在最佳采樣時(shí)刻進(jìn)行采樣，得到的采樣值恰好是發(fā)送端所要傳遞的數(shù)據(jù)。但在實(shí)際情況下，由于信道傳輸延時(shí)以及收發(fā)兩地時(shí)鐘偏移，使采樣無(wú)法在最佳時(shí)刻進(jìn)行，這樣采集到的數(shù)據(jù)與正確的數(shù)據(jù)之間存在著偏差，需要有同步措施來(lái)調(diào)整采樣時(shí)鐘或?qū)Σ蓸又颠M(jìn)行插修正。

圖1

    目前數(shù)字接收機(jī)中的符號(hào)同步大多采用自同步法。其主要有兩種，一種是由定時(shí)錯(cuò)誤檢測(cè)（TED）算法加環(huán)路濾波器估算采樣時(shí)鐘和最佳采樣時(shí)刻之間的相位差，然后通過(guò)數(shù)控振蕩器NCO調(diào)整采樣時(shí)鐘，稱為同步采樣恢復(fù)；另一種也使用相同的方法估算時(shí)鐘相差，但它并不調(diào)整采樣時(shí)鐘相位，而是通過(guò)插值算法對(duì)采樣值進(jìn)行修正，稱為異步采樣恢復(fù)。由于后者不需要改變時(shí)鐘相位，因此具有更好的穩(wěn)定性，故得到廣泛的應(yīng)用。    本文提出了一種基于插值算法符號(hào)同步的硬件設(shè)計(jì)方案。在時(shí)鐘相差估算環(huán)節(jié)采用了NDA-ELD算法進(jìn)行定時(shí)錯(cuò)誤檢測(cè)；插值濾波器的設(shè)計(jì)則采用了理想插值算法加窗處理，與拉格朗日插值濾波器相比，具有更好的頻域特性。該同步方案屬于非數(shù)據(jù)輔助的同步法。這里所謂的同步，是對(duì)采樣值進(jìn)行插值修正，而不需要對(duì)時(shí)鐘本身進(jìn)行相位調(diào)整。因此它較適用于對(duì)系統(tǒng)時(shí)鐘穩(wěn)定性要求較高的場(chǎng)合，如全數(shù)字接收機(jī)等。

異步采樣恢復(fù)的符號(hào)同步設(shè)計(jì)結(jié)構(gòu)如圖1所示。該方法的關(guān)鍵在于插值算法的準(zhǔn)確性。針對(duì)這一點(diǎn)，本文提出了一種符號(hào)同步的硬件設(shè)計(jì)方案，其插值濾波器的設(shè)計(jì)采用了理想插值算法加窗處理，與目前所采用的另一種拉格朗日插值濾波器相比，具有更好的頻域特性。

1 時(shí)鐘相差的估算

對(duì)于最佳采樣時(shí)刻和采樣時(shí)鐘相位差的估算，本文采用定時(shí)錯(cuò)誤檢測(cè)（TED）加環(huán)路濾波器實(shí)現(xiàn)。其中定時(shí)錯(cuò)誤檢測(cè)環(huán)節(jié)采用NDA-ELD算法，該算法是由最大似然估計(jì)法所推導(dǎo)的，它要求A/D轉(zhuǎn)換器以兩倍的符號(hào)頻率對(duì)輸入波形進(jìn)行采樣。公式如下
 

這里T是符號(hào)周期，Ts是采樣間隔，Ts=T/2。e(k)表示采到第k個(gè)符號(hào)時(shí)所得到的定時(shí)誤差信息。εк表示采到第k個(gè)符號(hào)時(shí)所估算出的最佳采樣時(shí)刻和采樣時(shí)鐘之間的相位差，其范圍是[-1，1]，即時(shí)鐘偏差最多可為1個(gè)采樣間隔。y(kTs+εкTs)則是根據(jù)εк而對(duì)匹配濾波器的輸出y（kTs）進(jìn)行的差值修正。將e(k)通過(guò)一環(huán)路濾波器和相位溢出控制器便可得到εк+1，從而實(shí)現(xiàn)PID控制。相位溢出控制器主要是對(duì)εк+1進(jìn)行限幅，將其控制在[-1，1]之內(nèi)。由此可得到時(shí)鐘相差估算的設(shè)計(jì)結(jié)構(gòu)，如圖2。

該算法對(duì)于一些幅度或相位調(diào)制的信號(hào)，如MQAM、BPSK、QPSK等，具有較好的同步性能。在開(kāi)啟時(shí)，它能自動(dòng)跟蹤開(kāi)啟的最大處，即最佳采樣時(shí)刻。當(dāng)存在噪聲干擾時(shí)，可通過(guò)環(huán)路濾波器將其濾除，使之對(duì)時(shí)鐘相差估算產(chǎn)生較小的影響。環(huán)路濾波器系數(shù)K1、K2的選擇要視具體情況而定，取得過(guò)大，同步時(shí)間較短，但抖動(dòng)方差較大；反之，則需要較長(zhǎng)的同步時(shí)間。本設(shè)計(jì)是對(duì)64QAM信號(hào)進(jìn)行符號(hào)同步，經(jīng)過(guò)Matlab的仿真測(cè)試，結(jié)果表明K1、K2分別取1/512、1/256較為合適。

2 采樣值插值修正

通過(guò)以上處理環(huán)節(jié)可估算出采樣時(shí)鐘和最佳采樣時(shí)刻之間的相位差，在插值修正環(huán)節(jié)就可根據(jù)該相差進(jìn)行采樣值修正處理。由內(nèi)插公式可知，如果采用理想插值，理論上可根據(jù)采樣值得到任意時(shí)刻的信號(hào)值，即：

 

但理想插值濾波器需要無(wú)窮個(gè)信號(hào)采樣值，這在實(shí)際應(yīng)用中是無(wú)法實(shí)現(xiàn)的。一般情況下可對(duì)理想插值濾波器加窗處理，將其截短。

窗函數(shù)的選擇要視具體情況而定。最簡(jiǎn)單的窗函數(shù)是矩形窗，即對(duì)理想插值濾波器直接截短。其優(yōu)點(diǎn)是設(shè)計(jì)簡(jiǎn)單，具有較窄的過(guò)渡帶，且對(duì)理想插值濾波器頻率響應(yīng)具有最好的均方逼近。但它對(duì)無(wú)限長(zhǎng)理想沖激響應(yīng)直接截取，因此存在著較為明顯的吉布斯現(xiàn)象。此外，其最小阻帶衰減為21dB，這在實(shí)際應(yīng)用中也是不夠的。因此直接截取方式在現(xiàn)實(shí)中很少采用。對(duì)理想沖激響應(yīng)進(jìn)行窗處理的一個(gè)較成功的辦法是將窗函數(shù)的兩端平滑地減小至零，以減小旁瓣高度，減輕吉布斯現(xiàn)象[4]。在這一思想下，目前常用的窗函數(shù)有Han ning、Hamming、Blackman、Kaiser等。本設(shè)計(jì)采用了Kaiser窗，它是一種近似最佳的窗函數(shù)。經(jīng)過(guò)Matlab仿真測(cè)試，將Kaiser窗長(zhǎng)度定為10Ts，形狀參數(shù)β取為2.5248（對(duì)應(yīng)的阻帶最小衰減為33dB），可得到較小的插值平均誤差。由此得到如下公式：

 

 

這里h(t)為插值濾波器的沖激響應(yīng)，它是理想內(nèi)插函數(shù)的Kaiser窗載短形式，長(zhǎng)度為10Ts。即：

這里I0(·)表示第一類零階修正Bessel函數(shù)。由此可得到其頻率響應(yīng)H（ω），它是所需理想頻率響應(yīng)與窗函數(shù)傅里葉變換卷積所得。H（ω）對(duì)數(shù)幅度特性如圖3所示（取Ts=1）。

可見(jiàn)，Kaiser窗函數(shù)插值濾波器具有較好的頻域特性。在通帶，它能將衰減穩(wěn)定在0dB；在阻帶，最小衰減為33dB，且迅速增大。這些均優(yōu)于目前所用的另一種拉格朗日插值濾波器，其頻譜特性見(jiàn)文獻(xiàn)[4]。利用該濾波器便可對(duì)采樣值進(jìn)行插值修正。由公式（3）可得到如圖4所示的設(shè)計(jì)結(jié)構(gòu)。

為了使硬件更容易實(shí)現(xiàn)，可將εn離散化，即將其取值空間定為{-1,-0.75,-0.5,-0.25,0,0.25,0.5,0.75,1},以取代其在[-1，1]上的連續(xù)取值。圖4中，h'(εn+m)=h(εnTs+mTs)，其值取決于εn控制9選1選擇器，根據(jù)不同的εn輸出不同的

h'(εn+m)的各自取值空間，即理想插值濾波器系數(shù)與對(duì)應(yīng)的窗函數(shù)值相乘的結(jié)果。該結(jié)構(gòu)中應(yīng)用了移位寄存器，主要是為了避免εn改變時(shí)，所造成的算法誤差。這樣在輸入一個(gè)y(kTs)后，經(jīng)過(guò)4個(gè)采樣周期的延遲，就可得到相應(yīng)的輸出y(kTs+εnTs)，從而完成插值修正。

圖4

文中提到的設(shè)計(jì)已用VerilogHDL實(shí)現(xiàn)，并用Design Compiler對(duì)其進(jìn)行了門(mén)級(jí)綜合，并用VCS進(jìn)行了時(shí)序驗(yàn)證，所用的工藝為0.25μm。設(shè)計(jì)門(mén)數(shù)約8000門(mén)，采樣時(shí)鐘可達(dá)17.5MHz,平均插值誤差11%左右。