我畫(huà)好電路圖后導(dǎo)入網(wǎng)絡(luò)表卻沒(méi)有連接線，請(qǐng)問(wèn)哪位高手知道請(qǐng)解釋一下只有幾條線連接了其它的沒(méi)有，我檢查過(guò)圖紙沒(méi)有地方錯(cuò)啊難道要設(shè)置哪里嗎？請(qǐng)指點(diǎn)，怎么設(shè)置啊
2012-03-30 21:26:30
Browse調(diào)入自己的網(wǎng)絡(luò)表。修改完全部錯(cuò)誤后，按下Execute 按鈕進(jìn)行元件放置?！ D19 導(dǎo)入網(wǎng)絡(luò)表對(duì)話框 注意，在導(dǎo)入網(wǎng)絡(luò)表之前，首先需要將所用到的元器件庫(kù)全部加入，庫(kù)文件位置在
2018-09-04 16:20:18
為什么？我把原理圖生成網(wǎng)絡(luò)表都沒(méi)有問(wèn)題，但是到PCB布線哪里我只要把元器件（從網(wǎng)絡(luò)表導(dǎo)過(guò)去的原件-如圖右邊）拖進(jìn)黑色布線區(qū)元器件就變綠色的了，有的說(shuō)是規(guī)則里設(shè)置問(wèn)題，我都沒(méi)有布線啊，只是把元器件拖進(jìn)
2015-08-07 11:29:37
產(chǎn)生網(wǎng)絡(luò)表：網(wǎng)絡(luò)表已經(jīng)導(dǎo)入了，可在pcb中沒(méi)有呢，當(dāng)看[Viewlog]時(shí)出現(xiàn)了：這是怎么回事，怎樣解決呢？
2022-03-20 13:05:53
如題，網(wǎng)絡(luò)表沒(méi)有任何錯(cuò)誤，PCb中導(dǎo)入網(wǎng)絡(luò)表后，所有封裝都在，但是很多元件沒(méi)有連線，檢查了SCH原理圖，連接沒(méi)問(wèn)題啊，交叉點(diǎn)也加了連接點(diǎn)，原理圖檢查了若干遍，可就是導(dǎo)入PCB后，很多元件之間沒(méi)有連線，封裝庫(kù)填寫(xiě)也正常?。≌?qǐng)大俠們給說(shuō)說(shuō)！謝謝！
2013-01-17 14:46:57
為什么我的軟件在“design”中找不到“updata pcb document pcb1.pcb.sch. 后面的就進(jìn)行不下去了。就沒(méi)有辦法導(dǎo)入網(wǎng)絡(luò)表
2014-09-18 22:09:15
本帖最后由 菜鳥(niǎo)級(jí)別 于 2015-9-7 22:04 編輯
AD生成OrCad/PCB2網(wǎng)表，第一次導(dǎo)入allgero沒(méi)問(wèn)題，但是更新原理圖（有添加元件）重新生成網(wǎng)表，再導(dǎo)入allegro，沒(méi)有報(bào)錯(cuò)，allegro中的元件清單還是和之前的一樣，沒(méi)有變化，請(qǐng)高手幫忙解釋下。
2015-09-07 21:31:40
ALLEGRO16.6中不同兩個(gè)PCB文件如何復(fù)制復(fù)制成同一個(gè)文件也就是在原文件上添加一部分電路，添加這部分電路在另外一個(gè)文件中。通過(guò)復(fù)制或導(dǎo)入可以直接生成另外一個(gè)文件上電路已經(jīng)做好，想把這個(gè)電路直接放置到原文件上。連接網(wǎng)絡(luò)部分通過(guò)原理圖導(dǎo)入網(wǎng)絡(luò)來(lái)實(shí)現(xiàn)互導(dǎo)可是，不知道如何做
2015-03-10 14:33:35
Protel (DXP)中?；舅枷胧怯肅AM文件，具體步驟：1、從ALLEGRO PCB Editor中導(dǎo)出Gerber文件和IPC網(wǎng)表文件（不要IPC網(wǎng)表也可以，不過(guò)那樣導(dǎo)入的PCB網(wǎng)絡(luò)名是AD隨機(jī)
2014-12-03 15:05:29
重新Anotate DRC 后 Create Netlist 并沒(méi)有Errors 生成的網(wǎng)表文件是這樣的 然后在Orcad PCB Editor 的import中導(dǎo)入Logic 就是上面的錯(cuò)誤了 到底怎么回事啊 我哪里錯(cuò)了 大神快救我 總感覺(jué)自己做什么都不順利 自信心都受挫了
2019-04-18 06:16:09
導(dǎo)入網(wǎng)表時(shí)： 提示的錯(cuò)誤是：**CONNECTION* ascii 數(shù)據(jù)格式不正確，網(wǎng)絡(luò)必須包含一個(gè)以上管腳。信號(hào) GND看! PADs 里面，左邊 12V 的網(wǎng)絡(luò)都能有， GND 就是沒(méi)有。。。。
2017-05-11 19:50:46
使用的軟件是PADS9.5，遇到的問(wèn)題是自己安裝的字體DS-Digital在PADS Logic里無(wú)法調(diào)出，在字體下拉框找不到相應(yīng)的字體，在PADS Layout中，新建文件可以調(diào)出字體，導(dǎo)入網(wǎng)表后
2019-09-21 15:01:49
pads碰到一個(gè)沒(méi)有網(wǎng)絡(luò)的問(wèn)題，像大家請(qǐng)教一下。
從orCAD導(dǎo)入網(wǎng)表后，項(xiàng)目瀏覽器里面VCC3V3_SYS網(wǎng)絡(luò)顯示正常。VCC3V3_SYS網(wǎng)絡(luò)關(guān)聯(lián)的器件也正常，但是在PCB上確看到器件焊盤(pán)上
2023-06-25 19:24:49
PCB中導(dǎo)入由PROTEL生成的網(wǎng)絡(luò)表后，PCB中竟丟失一些元件，，怎么回事？
2013-05-27 11:47:37
元器件信息，如下圖：2. Nets網(wǎng)絡(luò)連接信息，如下圖二、網(wǎng)表導(dǎo)入的常見(jiàn)錯(cuò)誤（封裝）1. 打開(kāi)netin.log文件2. 查找關(guān)鍵字error，如下圖：三、網(wǎng)表導(dǎo)入的常見(jiàn)錯(cuò)誤（原理圖）1. 器件沒(méi)指定
2018-08-06 11:05:50
表所放置的文件夾路徑即可導(dǎo)入網(wǎng)表。（2）網(wǎng)表導(dǎo)入Allegro設(shè)計(jì)軟件（第三方）導(dǎo)入選擇Other，此方法為第三方網(wǎng)表導(dǎo)入方法，選擇網(wǎng)表所放置的文件夾路徑，如圖所示選擇相應(yīng)的選項(xiàng)，導(dǎo)入網(wǎng)表。以上便是
2018-07-31 14:15:07
PROTELL99畫(huà)圖時(shí)，PCB文件在導(dǎo)入網(wǎng)絡(luò)表文件時(shí)，為什么總是有錯(cuò)誤提示？其中，有一個(gè)ADD NODE到一個(gè)網(wǎng)絡(luò)中，提示，NODE NOT FIND。這是什么原因啊。
2012-11-04 11:24:03
請(qǐng)教各位大蝦：我在網(wǎng)絡(luò)表導(dǎo)入前，在keepoutlayer中畫(huà)了個(gè)框子，可是當(dāng)網(wǎng)表導(dǎo)入后，原件全都到框子內(nèi)部了，這是什么原因?。坎皇菓?yīng)該在外面的嗎？該如何設(shè)置??？
2012-06-26 22:31:26
。在電路的計(jì)算機(jī)輔助設(shè)計(jì)教學(xué)與工程設(shè)計(jì)中，當(dāng)PCB設(shè)計(jì)子系統(tǒng)導(dǎo)入網(wǎng)絡(luò)表的時(shí)候，經(jīng)常會(huì)發(fā)生網(wǎng)絡(luò)表導(dǎo)入錯(cuò)誤的提示，而這些錯(cuò)誤是必須處理的，否則將無(wú)法準(zhǔn)確完成PCB的設(shè)計(jì)。1.網(wǎng)絡(luò)表結(jié)構(gòu)分析Protel
2012-01-18 12:32:32
各位高手，在orcad中創(chuàng)建原理圖可以直接調(diào)用pspice仿真電路功能，而用hspice仿真需要輸入網(wǎng)表文件。對(duì)于一個(gè)復(fù)雜的電路，編寫(xiě)spice程序很繁瑣，有沒(méi)有什么辦法可以直接將orcad編輯
2008-10-17 16:04:03
allegro pcb desiger 導(dǎo)入網(wǎng)表文件出現(xiàn)這個(gè)問(wèn)題，放置元件cannot load symbol'封裝名'庫(kù)的路徑設(shè)置沒(méi)問(wèn)題。
2017-01-09 22:10:39
求助各位大神：小弟初學(xué)allegro ，我用allegro導(dǎo)入網(wǎng)表時(shí)總是提醒Symbol 'SOT23' for device 'TR3_SOT23_TR3' not found
2014-08-29 11:31:17
庫(kù)的路徑都對(duì)了，但是allegro第三方導(dǎo)入網(wǎng)表時(shí)提示找不到元件和編號(hào)，怎么回事呢
2014-12-15 16:23:18
cadence allegro 16.5軟件pcb導(dǎo)入網(wǎng)表時(shí)出現(xiàn)以下錯(cuò)誤，導(dǎo)致導(dǎo)入失敗，無(wú)法添加和預(yù)覽封轉(zhuǎn)元件，求大神解答
2015-12-16 13:37:08
cadence allegro 導(dǎo)入網(wǎng)表錯(cuò)誤，高手請(qǐng)指教
2015-05-18 20:34:52
cadence16.5導(dǎo)入PCb導(dǎo)入網(wǎng)表顯示失敗，怎么辦，新手剛?cè)腴T(mén)
2015-12-14 21:40:27
問(wèn)題如圖，我覺(jué)得應(yīng)該是PCB封裝庫(kù)的路徑?jīng)]有加，于是我就加下路徑（或者是其他問(wèn)題導(dǎo)致我導(dǎo)入網(wǎng)表不成功）。但是更加奇怪的是我加入路徑，Apply，然后OK，再打開(kāi)，還是沒(méi)有把路徑包含進(jìn)去，這是咋回事。是小白，希望說(shuō)的仔細(xì)一點(diǎn)點(diǎn)點(diǎn)。謝謝。
2019-09-03 23:33:19
cadence導(dǎo)入網(wǎng)表時(shí)出現(xiàn)這樣的錯(cuò)誤，我的padpath,parampath,psmpath的路徑都設(shè)置正確，但是我沒(méi)有原理圖，只有網(wǎng)表。
2019-10-28 16:14:28
Unable to load flash symbol 。導(dǎo)入網(wǎng)表時(shí)出現(xiàn)此錯(cuò)誤，pad路徑和psm路徑?jīng)]有錯(cuò)誤，出現(xiàn)此錯(cuò)誤始終解決不了！
2019-06-06 04:37:02
我導(dǎo)入.asc文件后出現(xiàn)讀取文件 --C:\PADS Projects\Good good study day day up.asc找不到元件類(lèi)型項(xiàng)目 < YS6050 >
2015-12-27 11:33:04
protel99se 中在PCB文件里面導(dǎo)入網(wǎng)絡(luò)表成功后,保存就顯示backup of PCB1.PCB is too large ,退出后再進(jìn)去，發(fā)現(xiàn)之前導(dǎo)入進(jìn)去的元器件都沒(méi)有了
2012-12-16 17:48:50
PCB導(dǎo)入網(wǎng)絡(luò)表完成后不見(jiàn)飛線了，不知那位師傅知道怎么回事，謝謝。
2011-12-31 09:40:54
導(dǎo)入網(wǎng)絡(luò)表時(shí)候器件排列亂七八糟的為什么啊求大神們幫幫啊
2013-01-17 22:42:01
請(qǐng)問(wèn)大家一下，導(dǎo)入網(wǎng)表提示這個(gè)錯(cuò)誤，可我在原理圖找不到這個(gè)封裝名，是什么原因
2019-08-22 05:35:17
封裝的焊盤(pán)文件；Psmpath：指定封裝的psm文件； Allegro軟件導(dǎo)入網(wǎng)表以后，為什么在PCB板上看不到元器件呢？ 圖6-37 封裝庫(kù)路徑指定示意圖 第三步，指定好封裝庫(kù)路徑之后，進(jìn)行
2020-09-07 17:23:05
關(guān)于PROTELL ***生成的網(wǎng)絡(luò)表文件和PCB規(guī)則檢查產(chǎn)生的文件夾都是亂碼的問(wèn)題？？？？？/////請(qǐng)問(wèn)大蝦們，我的網(wǎng)絡(luò)表文件為什么是亂碼呢？？
2015-04-13 22:32:43
剛學(xué)cadence,網(wǎng)表不知道怎么形成，網(wǎng)上找了個(gè)已經(jīng)到處網(wǎng)表的導(dǎo)入到cadence PCB edit后顯示一下類(lèi)似60條WARNING.#60WARNING(SPMHNI-192): Device
2014-08-25 17:33:42
` 程序功能：初始化版圖的基本參數(shù)設(shè)置，導(dǎo)入網(wǎng)表，適用于新的項(xiàng)目開(kāi)始設(shè)計(jì)的時(shí)候使用。這個(gè)程序免費(fèi)，歡迎大家到Y(jié)EPEDA新浪博客下載使用。1、程序支持MILS和MM兩種單位的參數(shù)設(shè)置。2、程序可以
2020-12-31 13:31:53
\Gerbers\ 導(dǎo)入方法和導(dǎo)入NC Drill一樣4、使用Tool/Netlist/Extract 提取導(dǎo)入的Gerber 的網(wǎng)絡(luò)（將相連的Track 視為同一網(wǎng)絡(luò)，網(wǎng)絡(luò)名隨機(jī)生成）。如果不導(dǎo)入網(wǎng)表將不
2012-09-10 16:04:56
原理圖到PCB的轉(zhuǎn)換，只有各個(gè)元器件對(duì)象的連接關(guān)系是不夠的，還必須知道每一個(gè)元件的封裝形式（Footprint）。Protel99SE提供了豐富的標(biāo)準(zhǔn)元件庫(kù)，在導(dǎo)入網(wǎng)絡(luò)表文件，必須先加載PCB元件封裝庫(kù)
2020-06-24 15:35:20
哪位大神遇到過(guò)，在allegro中導(dǎo)入網(wǎng)表，老是提示封裝名字無(wú)效或者太長(zhǎng)的錯(cuò)誤，導(dǎo)致封裝無(wú)法導(dǎo)入，什么原因呀，請(qǐng)賜教。
2018-04-27 18:02:36
導(dǎo)入網(wǎng)表后 有好多這些獨(dú)立的線段 如何在導(dǎo)入完成后 通過(guò)軟件來(lái)刪除？
2019-09-09 23:21:54
如何將orcad的網(wǎng)絡(luò)表導(dǎo)入倒DXP2004的PCB里去??？PCB打樣找華強(qiáng) http://www.hqpcb.com/3 樣板2天出貨
2012-10-26 10:43:28
怎么利用WiMAX網(wǎng)絡(luò)研究入網(wǎng)技術(shù)？具體該怎么操作？
2019-08-14 07:44:14
我從網(wǎng)絡(luò)分析器獲得了許多S1P文件?，F(xiàn)在我想將這些文件導(dǎo)入廣告。我已經(jīng)導(dǎo)入了一個(gè)文件，但我需要一次導(dǎo)入所有文件，以便我可以比較結(jié)果，所以請(qǐng)求幫助解決這個(gè)問(wèn)題。 以上來(lái)自于谷歌翻譯 以下為原文I
2018-10-17 11:22:59
本帖最后由 青青子衿啊 于 2015-4-18 19:44 編輯
原理圖感覺(jué)沒(méi)問(wèn)題，就是網(wǎng)表導(dǎo)入總是出錯(cuò)。。。。求教該怎么辦啊。。。還有為什么下載下來(lái)的brd打開(kāi)都是空白的??？該怎么解決？Cadence Allegro SPB16.5
2015-04-18 19:35:35
請(qǐng)問(wèn)高手我在allegro中導(dǎo)入網(wǎng)絡(luò)表出現(xiàn)以下錯(cuò)誤時(shí)什么原因？謝謝！#2ERROR(102) Run stopped because errors were detectednetrev run
2012-01-05 11:49:22
備注：我的元器件的封裝和焊盤(pán)已經(jīng)建好了 Path 的路徑我也設(shè)置了 網(wǎng)表也從原理圖里面成功的導(dǎo)出了但就是在PCB Editor里面導(dǎo)入網(wǎng)表失敗，下面是提示的錯(cuò)誤信息，可是我可以確定我的封裝是建好
2013-10-11 21:19:12
用multisim畫(huà)好原理圖生成protelPCB網(wǎng)絡(luò)表，由于在multisim中芯片的電源和接地都是默認(rèn)的，在導(dǎo)入網(wǎng)絡(luò)表時(shí)出現(xiàn)錯(cuò)誤，怎么解決這樣的問(wèn)題呢？
2012-06-20 22:47:14
`原理圖畫(huà)好，網(wǎng)絡(luò)表導(dǎo)入時(shí)，生成的PCB圖一條線也沒(méi)有怎么回事~~~生成的網(wǎng)絡(luò)表是正確的 圖形如上面，~~~求原因`
2011-12-31 10:52:01
data 對(duì)話框，只是鼠標(biāo)變成卡住了的那種狀態(tài)，沒(méi)有任何提示，然后也生成不了
網(wǎng)絡(luò)表，當(dāng)然也就
導(dǎo)入不了PCB，請(qǐng)大家?guī)兔纯词窃趺椿厥?，本人不勝感激?/div>
2016-05-24 09:05:45
網(wǎng)絡(luò)表導(dǎo)入PCB Editor時(shí)看不懂的錯(cuò)誤LOG。原理圖做DRC沒(méi)有問(wèn)題，徹底蒙圈了~！
2016-12-30 16:41:07
導(dǎo)入網(wǎng)表的路徑是不是就選中這個(gè)文件夾？
2019-04-22 03:07:19
怎么將ORCAD原理圖輸出網(wǎng)表？PADS-PCB導(dǎo)入網(wǎng)表？然后PCB輸出CAM？ 越詳細(xì)越好啊。
2011-09-29 22:38:31
allegro第三方導(dǎo)入網(wǎng)表時(shí)提示找不到元件編號(hào)也找不到，庫(kù)的路徑都設(shè)對(duì)了。
2014-12-15 16:20:54
`高速PCB設(shè)計(jì)allegro軟件操作導(dǎo)入網(wǎng)表的兩種方法方法一：用Cadence自帶的原理圖OrCADCapture打開(kāi)原理圖；單擊圖按鈕或執(zhí)行菜單命令Tools/Create Netlist
2017-02-08 10:32:23
如何導(dǎo)入ASM文件到工程(視頻教程)
2009-07-25 09:54:15
39 portel的PCB文件怎么導(dǎo)入allegro
1.我所用軟件ad6.8(altium desigener6.8) 和spb16.0
2.在ad6.8里打開(kāi)一個(gè)PCB圖后點(diǎn)文件- 另存為-protel pcb 2.
2010-03-18 14:44:40
6199 經(jīng)常有用戶(hù)在導(dǎo)入PADS ASCII 文件時(shí)可能遇到一些常見(jiàn)文件格式轉(zhuǎn)換問(wèn)題。為此，我們特別總結(jié)了一些處理流程來(lái)解決它們
2011-06-08 10:28:114680 從所安裝的用于ADuCM302x處理器系列的包文件中導(dǎo)入示例。
2018-06-06 02:45:002632 
文件——I導(dǎo)入——U自動(dòng)導(dǎo)入，打開(kāi)自動(dòng)導(dǎo)入窗口。找到geber文件，在右面窗口可以到geber文件。
2020-05-29 09:35:4418052 我們使用導(dǎo)入網(wǎng)表比對(duì)的方法進(jìn)行屏蔽部分原理圖文件或者某些原理圖。 假設(shè)我們有三個(gè)原理圖，我不想要導(dǎo)入其中一個(gè)或者其中一個(gè)圖紙的一部分，或者不想導(dǎo)入其中兩張?jiān)韴D和兩個(gè)原理圖的一部分，那么我們可以使用屏蔽編譯框的選項(xiàng)
2020-09-29 13:56:3929715 
Allegro在導(dǎo)入網(wǎng)表文件時(shí)或者運(yùn)行軟件的時(shí)候出現(xiàn)如下截圖報(bào)錯(cuò)，很多網(wǎng)友找不到解決方法，其實(shí)是可以根據(jù)下面?zhèn)z種方法去解決這個(gè)問(wèn)題的。
2022-10-11 09:12:576834 以前在IAREmbedded Workbench中創(chuàng)建工程之后導(dǎo)入源文件，需要在IAR EmbeddedWorkbench中手動(dòng)創(chuàng)建文件夾，然后手動(dòng)導(dǎo)入源文件。
2022-10-21 10:40:451444 如何導(dǎo)入導(dǎo)出SCL源文件？
2023-01-16 10:41:501468 仿真軟件識(shí)別導(dǎo)入的設(shè)計(jì)文檔是有區(qū)別的，實(shí)際的使用經(jīng)歷，ADS只是用于搭建Channel通道仿真，那本文以Cadence的Sigrity和Ansys的SIwave為例，講講仿真軟件的文件導(dǎo)入。
2023-06-10 10:15:511871 
光纖到戶(hù)網(wǎng)絡(luò)（FTTH，fibre to thehome），是由一個(gè)基于光纖的接入網(wǎng)絡(luò)，將大量的終端用戶(hù)連接在一個(gè)網(wǎng)絡(luò)中間點(diǎn)上，也就是通常所說(shuō)的接入點(diǎn)或入網(wǎng)點(diǎn)（POP，point ofpresence）。
2023-07-13 10:38:501061 
將外部sql文件導(dǎo)入MySQL是一項(xiàng)非常常見(jiàn)的操作，它允許我們將事先準(zhǔn)備好的數(shù)據(jù)或數(shù)據(jù)庫(kù)結(jié)構(gòu)導(dǎo)入到MySQL數(shù)據(jù)庫(kù)中。本文將詳細(xì)介紹該過(guò)程的步驟，并提供一些實(shí)用的技巧和注意事項(xiàng)。 在開(kāi)始之前，我們
2023-11-21 11:00:13500 Navicat是一款功能強(qiáng)大的數(shù)據(jù)庫(kù)管理工具，可以幫助用戶(hù)輕松管理和操作數(shù)據(jù)庫(kù)。然而，有時(shí)用戶(hù)在導(dǎo)入SQL文件時(shí)可能會(huì)遇到問(wèn)題，導(dǎo)致導(dǎo)入不成功。本文將詳細(xì)介紹導(dǎo)入SQL文件不成功的原因和解
2023-11-21 11:01:322482 KiCad是一款優(yōu)秀的電子設(shè)計(jì)自動(dòng)化（EDA）軟件，它提供了強(qiáng)大的功能來(lái)設(shè)計(jì)電路圖和PCB布局。然而，有時(shí)候我們可能需要導(dǎo)入一些非KiCad文件，例如從其他EDA軟件導(dǎo)出的文件或者從制造商提供的文件
2024-01-02 13:54:37616 已全部加載完成
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論