照例，先拋出來一道面試題：“PCB板上的晶體不起振，可能是什么原因？”。這個(gè)問題比較常規(guī)，筆試題中標(biāo)的概率比較高，實(shí)際使用時(shí)也可能會(huì)碰到這類問題。如何回答，10秒時(shí)間自己先思考下。

(-R) 是什么？

要回答這個(gè)問題，我覺得有必要先搞清楚什么是晶體的負(fù)性阻抗。

負(fù)性阻抗，英文：Negative Resistance；簡寫：-R；單位：Ω。在網(wǎng)上搜了下，找到如下描述。

負(fù)性阻抗是指從石英晶體共振子的二個(gè)端子往振蕩線路看過去，所得到振蕩線路在振蕩頻率時(shí)的阻抗特性值。--?源自網(wǎng)絡(luò)

還有一種解釋，是從Murata網(wǎng)站看到的。

負(fù)性阻抗是指用阻抗表示的振蕩電路的信號(hào)放大能力。--村 田

這兩個(gè)定義，看起來都比較偏學(xué)術(shù)，不太通俗。我個(gè)人傾向于Murata的解釋。大家知道大概意思就行了，不必糾結(jié)，重點(diǎn)是下面的內(nèi)容。

(-R) 能做什么？

上面的定義，你可以不理解不清楚，但是下面這個(gè)你必須搞清楚弄明白。

敲黑板，這才是重點(diǎn)！??！

負(fù)性阻抗(-R)用于表征振蕩裕量，即從振蕩到振蕩停止的裕量。

負(fù)性阻抗(-R)不是晶體的內(nèi)部參數(shù)， 而是PCB電路的實(shí)測(cè)值，是晶體在PCB線路設(shè)計(jì)時(shí)的一個(gè)重要參數(shù)，可用于判斷晶體振蕩電路的穩(wěn)定性。

如果在PCB上測(cè)出來的負(fù)性阻抗偏小，則表示該晶體振蕩器的線路設(shè)計(jì)起振裕量不足，設(shè)計(jì)不合理。

(-R) 測(cè)量方法及步驟

說完負(fù)性阻抗(-R)的作用，再說下它的測(cè)量方法。

上圖為負(fù)性阻抗測(cè)試的示意圖。圖中，Xtal是晶體，Rf是負(fù)反饋電阻，Rd是限流電阻，CL1/CL2是外部匹配電容，Vr是可調(diào)電阻。

負(fù)性阻抗|-R|的測(cè)試步驟：

①將可調(diào)電阻Vr與晶體串聯(lián)接入回路，如上圖。正常情況下，晶體振蕩電路是不需要Vr的。Vr是我們?yōu)榱藴y(cè)試|-R|，刻意添加進(jìn)去的。

②調(diào)節(jié)可變電阻Vr，使回路起振或停振。當(dāng)回路剛停振時(shí)，測(cè)試Vr的阻值；

③通過公式|-R|=RL+Vr，計(jì)算得到負(fù)性阻抗值。

特別說明：RL是晶體加負(fù)載電容的諧振阻抗，不是ESR。網(wǎng)上看有些文章，直接寫|-R|=ESR+Vr，這是不對(duì)的，不要被誤導(dǎo)。

(-R)?阻值定量分析

根據(jù)上面的測(cè)量，此時(shí)已經(jīng)得出負(fù)性阻抗(-R)的阻值。

既然負(fù)性阻抗(-R)偏小表示晶體起振裕量不足，那(-R)阻值多少才算是一個(gè)合理值呢？

現(xiàn)在我們從定性分析已經(jīng)進(jìn)階到定量分析，繼續(xù)往下看。

至少是規(guī)格書標(biāo)稱ESR的5倍，才合適！阻值越大，振蕩裕量越高，說明振蕩越穩(wěn)定。

實(shí)際案例

上面講的一大堆，都是理論知識(shí)。如果僅僅這樣就結(jié)束本篇文章，那太不符合硬件微講堂貼近實(shí)戰(zhàn)的秉性，更體現(xiàn)不出來專業(yè)性。

上圖是某品牌的晶體匹配測(cè)試報(bào)告中負(fù)性阻抗(-R)和振蕩裕量計(jì)算部分。

可以看出：可調(diào)電阻R實(shí)測(cè)值為769Ω，RL為10Ω，則負(fù)性阻抗|-R|=779Ω。而該晶體標(biāo)稱的ESR(max)=60Ω，則振蕩裕量(倍率)=|-R|/ESR=12.98倍，大于要求的5倍，滿足起振要求。

晶體不起振的原因…

再回到文章開頭提到的面試題“PCB板上的晶體不起振，可能是什么原因？”，負(fù)性阻抗偏小，振蕩裕量不夠，就是一個(gè)可能性比較大的原因。但這并不是唯一的原因，還有其他原因么？

當(dāng)然有，其他原因有哪些，歡迎你在留言區(qū)補(bǔ)充。

晶體不起振，如何調(diào)整？

這也是一個(gè)不錯(cuò)的問題，我說2種方法：

方法①：減小外部匹配電容CL1/CL2，以增大負(fù)性阻抗；

方法②：更換標(biāo)稱值ESR更小的晶體，以增大振蕩裕量；

編輯：黃飛