eg:N-channel-JFET:

P-channel JFET:

電路中的 MOS 管符號(hào)：
?

電路中的三極管符號(hào)：
?

2.推挽輸出(Push-Pull)
推挽輸出是用兩個(gè)晶體管或者場(chǎng)效應(yīng)管構(gòu)成的推挽電路，電路的特點(diǎn)就是輸出電阻小?？梢暂敵龈?低電平,連接數(shù)字器件。push－pull 高低電平由IC的電源低定，不能簡(jiǎn)單的做邏輯操作等。push－pull是現(xiàn)在CMOS電路里面用得最多的輸出級(jí)設(shè)計(jì)方式。
?

?

從圖中電路可以看出集電極開(kāi)路是無(wú)法輸出高電平的，輸出端懸空時(shí)變?yōu)楦咦钁B(tài)，這時(shí)電平狀態(tài)未知（對(duì)于經(jīng)典的51單片機(jī)的P0口而言，要想做輸入輸出功能必須加外部上拉電阻，否則無(wú)法輸出高電平邏輯），如果要想輸出高電平可以在輸出端加上上拉電阻。因此集電極開(kāi)路輸出可以用做電平轉(zhuǎn)換，通過(guò)上拉電阻上拉至不同的電壓，來(lái)實(shí)現(xiàn)不同的電平轉(zhuǎn)換。

集電極開(kāi)路輸出除了可以實(shí)現(xiàn)多門(mén)的線(xiàn)與邏輯關(guān)系外，通過(guò)使用大功率的三極管還可用于直接驅(qū)動(dòng)較大電流的負(fù)載，如繼電器、脈沖變壓器、指示燈等。由于現(xiàn)在MOS管用普遍，而且性能要比晶體管要好，所以很多開(kāi)漏輸出電路和推挽輸出電路都用MOS管實(shí)現(xiàn)。

完整的開(kāi)漏電路應(yīng)由開(kāi)漏器件和開(kāi)漏上拉電阻組成。這里的上拉電阻R的阻值決定了邏輯電平轉(zhuǎn)換的上升/下降沿的速度。阻值越大，速度越低，功耗越小。因此在選擇上拉電阻時(shí)要兼顧功耗和速度。標(biāo)準(zhǔn)的開(kāi)漏腳一般只有輸出的能力。添加其它的判斷電路，才能具備雙向輸入、輸出的能力。

開(kāi)漏電路做驅(qū)動(dòng)器時(shí)，由于OC門(mén)電路的輸出管的集電極懸空，使用時(shí)需外接一個(gè)上拉電阻R到電源VCC。OC門(mén)使用上拉電阻以輸出高電平，此外為了加大輸出引腳的驅(qū)動(dòng)能力。上拉電阻阻值的選擇原則：從降低功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠小。

可以利用改變上拉電源的電壓，改變傳輸電平。如上圖， IC的邏輯電平由電源Vcc1決定，而輸出高電平則由Vcc2（上拉電阻的電源電壓）決定。這樣我們就可以用低電平邏輯控制輸出高電平邏輯了（這樣就可以進(jìn)行任意電平的轉(zhuǎn)換）。（例如加上上拉電阻就可以提供TTL/CMOS電平輸出等。）

將OC門(mén)輸出連在一起時(shí)，再通過(guò)一個(gè)電阻接外電源，可以實(shí)現(xiàn)**“線(xiàn)與”**邏輯關(guān)系。只要電阻的阻值和外電源電壓的數(shù)值選擇得當(dāng)，就能做到既保證輸出的高、低電平符合要求，而且輸出三極管的負(fù)載電流又不至于過(guò)大。當(dāng)這些引腳的任一路變?yōu)檫壿?后，開(kāi)漏線(xiàn)上的邏輯就為0了。在I2C等接口總線(xiàn)中就用此法判斷總線(xiàn)占用狀態(tài)。
?

?

4.器件引腳排布

編輯：黃飛