在我們項(xiàng)目開發(fā)和產(chǎn)品量產(chǎn)過程中總是會出現(xiàn)一些 IC 損壞的現(xiàn)象，通常要想找出這些 IC損壞的根本原因并不總是很容易。有些偶發(fā)性的損壞很難被重現(xiàn)，這時的難度就會更大。而且有些時候 IC 的失效表現(xiàn)簡直就是破壞性的，可能IC已經(jīng)被燒得一塌糊涂，即使求助IC原廠分析，往往也不一定能找出失效的根本原因，出現(xiàn)這種情況，作為工程師的你估計(jì)頭皮要感覺到陣陣發(fā)麻了。

電源 IC 的失效常常是其輸入端受到電氣過應(yīng)力（ EOS）的結(jié)果。在很多情況下，器件失效的原因都是輸入電壓太高了。本文對電源 IC 輸入端 ESD 保護(hù)單元的結(jié)構(gòu)進(jìn)行了解釋，說明了它們在受到 EOS 攻擊時是如何受損的。造成 EOS 攻擊事件的原因常常是熱插入和導(dǎo)線或路徑電感與低 ESR 陶瓷電容結(jié)合在一起形成的瞬態(tài)效應(yīng)。

在電路設(shè)計(jì)中采用一些特別的設(shè)計(jì)可以避免 EOS 的發(fā)生，防范它們可能帶來的危害。本文也將對 Buck 轉(zhuǎn)換器輸入端的結(jié)構(gòu)進(jìn)行介紹，給出過高的輸入電壓造成器件損壞的機(jī)制，通過不同的應(yīng)用案例說明過高的輸入電壓是如何發(fā)生的，還將提供相應(yīng)的問題解決方案。

Buck 轉(zhuǎn)換器輸入端的結(jié)構(gòu)

下圖顯示了一個Buck轉(zhuǎn)換器 IC 內(nèi)部的基本構(gòu)成，其中包含了幾個靜電釋放（ ESD）防護(hù)單元。

上圖中，電源輸入端 VIN 被一個很大的 ESD 單元保護(hù)著，其保護(hù)范圍包括內(nèi)部穩(wěn)壓器和 MOSFET， 因而可以承受很高的靜電電壓。SW 端子內(nèi)部通常沒有 ESD 單元，因?yàn)榇笮?MOSFET 本身就可以像 ESD 保護(hù)單元一樣動作，靜電電流可經(jīng)其內(nèi)部體二極管流向 GND 或 VIN 端，也可利用它們的擊穿特性實(shí)現(xiàn)保護(hù)。BOOT 端有一個 ESD 單元處于它和 SW 之間，其它小信號端子也各有一個小型的 ESD 單元，它們通常都和輸入串聯(lián)電阻一起保護(hù)這些小信號端子免受靜電放電的危害。

ESD 和 EOS 的差異

當(dāng)超過 ESD 單元鉗位電壓的過電壓出現(xiàn)在 IC 端子上時， IC 會不會損壞就取決于 ESD 元件被擊穿期間通過它的能量的多少。

ESD（ Electro Static Discharge, 靜電釋放）和 EOS（ Electrical Over Stress, 電氣過應(yīng)力）都是與電壓過應(yīng)力有關(guān)的概念，但它們之間的差異也很明確： ESD 的電壓很高（ > 500V），持續(xù)時間相對較短（ < 1μs） EOS 的電壓相對較低（ < 100V），持續(xù)時間更長一些（通常 > 1μs） 當(dāng)持續(xù)時間更長的 EOS 事件發(fā)生時，沖擊 ESD 保護(hù)單元的能量就會更多，常常超出 ESD 保護(hù)單元的最大沖擊能量承受能力，這樣就會在 ESD 保護(hù)單元中積累太多的熱量，最終導(dǎo)致嚴(yán)重的毀滅性結(jié)果。通常情況下，芯片中支撐ESD 保護(hù)單元的其他部分也會連帶著一起受損。

電源熱插入導(dǎo)致的輸入端過應(yīng)力

一種造成電源 IC 輸入端受到 EOS 沖擊的常見原因是電源的熱插入事件，這種事件發(fā)生在處于開機(jī)狀態(tài)的電源被引入一個系統(tǒng)的時候。這種系統(tǒng)的輸入端通常含有低 ESR 的陶瓷輸入電容，它們與電源引線的電感一起發(fā)生諧振，可以導(dǎo)致高壓振蕩信號的出現(xiàn)。下圖顯示的就是這樣的場景，其中的電源是開著的，有兩根引線將電源接入應(yīng)用系統(tǒng)，其中的開關(guān) S 用于模擬熱插入的行為。

出現(xiàn)在系統(tǒng)輸入端的電壓振蕩信號的幅度與很多因素有關(guān)：電源供應(yīng)器的內(nèi)阻，引線的電阻和電感量，開關(guān) S 的電阻，輸入電容 C1、 C2 的電容量和它們的 ESR 的大小。

作為一個例子，我們假設(shè) 12V 電源供應(yīng)器具有很大的輸出電容，電源引線的長度為 1.2m 并且具有很低的電阻，開關(guān)S 的阻抗也是很低的， C1、 C2 是 10μF/25V X5R 1206 的 MLCC。電源引線的總電感大約為 1.5μH，包括連接器在內(nèi)其電阻約為 10mΩ。兩只電容在 12V 直流偏置下的實(shí)際總?cè)萘考s為 9μF，而且它們各自的 ESR 約為 5mΩ。

下圖顯示了熱插入事件發(fā)生在這樣的輸入電路時的振蕩過程的模擬結(jié)果。

從模擬結(jié)果可以看到，這樣的熱插入過程導(dǎo)致的輸入電流高達(dá)大約 30A，由引線電感和輸入電容導(dǎo)致的電壓振蕩波形的峰值幾乎可以達(dá)到直流輸入電壓的 2 倍。

下圖顯示的是對同樣的電路進(jìn)行熱插入測試的情形，其中的開關(guān) S 被換成了 MOSFET，該 MOSFET 是用脈沖發(fā)生器驅(qū)動的，目的是讓熱插入的動作變成是穩(wěn)定的，同時也是可以重復(fù)的。

從上圖可以看到，實(shí)際的熱插入事件導(dǎo)致了比理論上更高的振蕩電壓峰值，這是由于 MLCC 輸入電容在直流偏置電壓下的電容量的非線性變化導(dǎo)致的，它的這種特性在圖中的右側(cè)顯示出來。當(dāng)電容上的電壓升高時，它的電容量會下降，對其充電的電流進(jìn)入更小的電容后就會得到更高的電壓。在此案例中， 12V 電源的熱插入事件能導(dǎo)致大約 30V 的最高電壓峰值。

消除熱插入期間電壓尖峰的措施

上面已經(jīng)解釋過熱插入期間電壓尖峰發(fā)生的原因，下圖 將與輸入電路有關(guān)的參數(shù)表達(dá)了出來：電源供應(yīng)器的內(nèi)阻Ri，電源傳輸線的電感 Lwire 和電阻 Rwire，具有低 ESR 的輸入電容。

有多種方法可以降低熱插入期間的電壓振鈴信號的幅度： 方法 1：大多數(shù)電源供應(yīng)器是使用了很大的輸出電容的開關(guān)模式電源適配器，這種電路的輸出阻抗很低，遇到熱插入事件時可以快速生成大電流。如下圖那樣增加一個共模電感和一只 ESR 比較高的小型電解電容，適配器的輸出阻抗就會增加，諧振過程會受到抑制。

方法 2：使用較小線徑的適配器電纜來增加電纜的阻抗。為了達(dá)成好的諧振抑制效果，電纜的阻抗應(yīng)該大于 0.3Ω，其壞處是電纜上的壓降會增加。

方法 3：增加電纜兩條線間的耦合程度。兩線間更好的耦合可以形成相反的磁場，這對諧振的抑制有幫助。如下圖顯示了對 75cm 長、規(guī)格為 18AWG 的同軸電纜的模擬，根據(jù)漏感測試的結(jié)果，兩線間的耦合度大概為 0.8。

通過使用不同類型的電纜進(jìn)行測量，可以確認(rèn)耦合良好的線對諧振過程會有更好的抑制效果，相應(yīng)的熱插入過程所導(dǎo)致的電壓尖峰也更低。

方法 4：由 LC 電路形成的諧振可以通過給輸入電容并聯(lián)一個 RC 電路進(jìn)行抑制， RC 電路的參數(shù)可用下述方法進(jìn)行計(jì)算，RS 的計(jì)算公式如下圖：其中 LP是電纜的電感量， CIN是系統(tǒng)的輸入電容， ξ 是希望的抑制系數(shù)。在前述的熱插入案例中， LP 大約是 1.5μH， CIN 在 12V 時為 9μF。當(dāng)我們選擇良好的抑制效果(ξ = 1)時， RS = 0.2?。抑制電容 CS 的值必須足夠大以避免它在熱插入造成的電流脈沖出現(xiàn)期間被過度充電，其電壓增量 VC = IC * 1/ωC，其中的 ω 是 LP 和 CIN 的諧振頻率（測量數(shù)據(jù)大約是 40kHz）。由于電流脈沖的幅度是 35A，要想使充電造成的電壓增量小于 2V，我們需要電容的值大于 70μF。

在加入 100μF 和 0.2Ω 的 RC 電路后，針對上述的熱插入案例再次進(jìn)行仿真模擬，我們可以看到諧振被完全抑制住了，電壓的過沖低于 2V，參見下圖所示。

在實(shí)踐應(yīng)用中，RC 抑制電路可以很容易地通過使用一只 100μF/25V 的電解電容實(shí)現(xiàn)，它需要和陶瓷輸入電容并聯(lián)在一起。之所以這么簡單，是因?yàn)榇蠖鄶?shù) 100μF 的電解電容在 100kHz 頻率下有大約 0.2Ω 的 ESR。在下圖中的右側(cè)電路就在輸入端加入了 100μF/25V 電解電容，熱插入試驗(yàn)表明其輸入端的過沖會被完全抑制掉，不會有損毀風(fēng)險再出現(xiàn)在 IC 上。

其他造成電源 IC 輸入端 EOS 的原因

除了熱插入造成的沖擊以外，還有其他一些狀況可能造成電源 IC 輸入端受到 EOS 的攻擊：

a. USB?輸出端短路測試造成?USB?開關(guān)輸入端損毀

下圖顯示的是一個典型的 USB 開關(guān)的應(yīng)用電路圖，有一個 1μF 的去耦電容放在靠近 IC 輸入端的地方，電容前面有大約 10cm 的銅箔路徑將它和 5V 主電源連接起來。

USB 端口都需要進(jìn)行短路測試， 這個測試通過一個開關(guān)來模擬， IC 需要在偵測到短路以后快速將其 MOSFET 開關(guān)關(guān)斷。從上圖中的實(shí)例可以看到， MOSFET 開關(guān)關(guān)斷的動作是有延時的，因而會有一個短時大電流流過 IC 之后關(guān)斷才會發(fā)生。由于輸入線有電感存在，此電感和輸入端去耦電容 C2 會一起發(fā)生諧振，因而可在示波器上看見輸入端出現(xiàn)了高壓脈沖，這很可能超過 IC 的最高耐壓能力并將其損毀。

為了解決這樣的可靠性隱患，用于熱插入風(fēng)險防范的類似措施可以被納入考慮范圍，因此我們要在電路中加入類似電解電容的 RC 抑制電路。抑制電路的參數(shù)計(jì)算方法是類似的，我們可以利用開關(guān)關(guān)斷過程的 dI/dt 計(jì)算電容的值。實(shí)際上，一個 47μF 的電解電容就可以將電壓峰值控制在大約 6V 上，如下圖 所示。

b. Buck?轉(zhuǎn)換器的反向偏置問題

工作在強(qiáng)制 PWM 模式下的 Buck 轉(zhuǎn)換器在經(jīng)由輸出端反向偏置時會表現(xiàn)出 Boost 轉(zhuǎn)換器的行為。

假如轉(zhuǎn)換器的輸出端由高于預(yù)設(shè)輸出電壓的外部電源供電時， IC 內(nèi)部的下橋 MOSFET 會從輸出端吸入電流，再與上橋 MOSFET 一起形成一個Boost 轉(zhuǎn)換器。如下圖所示，該電路的輸出端就由一個緩慢上升的 5V 電源供電，它的輸入端電壓將上升并最終將其 ESD 單元擊穿。

像這種電源反向偏置的情況并不經(jīng)常發(fā)生，但在存在電池的系統(tǒng)中就很容易出現(xiàn)。又假如在某些設(shè)計(jì)中使用了動態(tài)電壓調(diào)節(jié)技術(shù)（通過反饋網(wǎng)絡(luò)對輸出電壓進(jìn)行調(diào)節(jié)），如果輸出電容很大，又恰好遇到了輸出電壓的設(shè)定突然變低，Boost 的動作就會發(fā)生了。

總結(jié)

電源 IC 的損壞經(jīng)常是由于輸入電壓過應(yīng)力造成的，這在電源熱插入導(dǎo)致出現(xiàn)過高電壓尖峰或由線路電感和低 ESR 陶瓷電容形成諧振時就會發(fā)生。

當(dāng)電源 IC 輸入端的 ESD 單元遇到超過其能量承擔(dān)水平的沖擊能量時就會被損壞。造成 IC 損壞的 EOS 能量通常要比正常的人體模式（ HBM） ESD 能量高好幾倍。當(dāng) ESD 單元被損壞的時候，作為其承載體的硅晶圓也會受到傷害。在大多數(shù)情況下，承載體的損壞會直接導(dǎo)致功率級的不正常運(yùn)作，引起直通短路、功率級燒毀等問題。

具有折返特性的 ESD 單元在被觸發(fā)以后可能保持在低于工作電壓的電壓上，這會在被觸發(fā)之后立即導(dǎo)致大電流的出現(xiàn)。

由于熱插入事件和電源線上的諧振效應(yīng)都會將電壓尖峰引入 IC 輸入端，因而在電源設(shè)計(jì)過程中必須對這樣的瞬態(tài)過程進(jìn)行檢查，確保在任何情況下都不會在 IC 輸入端形成高電壓。由于 ESD 單元的激活電壓總是高于器件的絕對最大額定值，應(yīng)用中能夠出現(xiàn)的電壓就不能超過 IC 的絕對最大額定值，以便確保 ESD 單元在工作過程中不會被激活。 ?

審核編輯：劉清