A/D轉(zhuǎn)換及數(shù)據(jù)讀取的實現(xiàn)電路 - 基于AD1674芯片的數(shù)據(jù)采集電路設計

1.3 A/D轉(zhuǎn)換及數(shù)據(jù)讀取的實現(xiàn)電路

　　本電路的AD1674工作在完全受控方式。A/D轉(zhuǎn)換為12位,而轉(zhuǎn)換后數(shù)據(jù)分兩次讀取,即先讀數(shù)據(jù)的高八位,后讀數(shù)據(jù)的低四位。

　　1.3.1 A/D轉(zhuǎn)換的啟動方式

　　A/D轉(zhuǎn)換的啟動方式有兩種：8253定時器硬件啟動和寫端口軟件啟動。

　　8253定時器啟動方式應用于對數(shù)據(jù)采集的時隔要求準確的場合,該方式是利用8253的定時脈沖啟動A/D轉(zhuǎn)換,通過8253數(shù)據(jù)總線緩沖器(端口地址為&0X23F)輸出鑒別通道的計數(shù)初值,通過向6位鎖存器74LS174(端口地址為&0X23B)寫入控制字設定8253的控制字以及A/D片選控制位。6位鎖存器數(shù)據(jù)位定義說明如下：

　　A1A0=00:&0X23D口輸出的數(shù)據(jù)為計數(shù)器0的計數(shù)值。

　　A1A0=01:&0X23F口輸出的數(shù)據(jù)為計數(shù)器1的計數(shù)值。

　　A1A0=10:&0X23F口輸出的數(shù)據(jù)為計數(shù)器2的計數(shù)值。

　　A1A0=11:&0X23F口輸出的數(shù)據(jù)為計數(shù)器8253的方式字。

　　G0&G1=1:起動計數(shù)器0和計數(shù)器1;G0&G=0：禁止計數(shù)器0和計數(shù)器1。

　　CS=1:選中A/D芯片CS=0;不選中A/D芯片。

　　具體的實現(xiàn)電路如圖2所示。首先將8253定時通道0與通道1串聯(lián)起來定時,通道0的時鐘輸入CLK0的頻率是2MHz,工作在方式3(方波比率發(fā)生器)下,通道0的輸出OUT0為頻率1MHz的方波,作為通道1的輸入時鐘CLK1。通道1設定為方式2,即通道1的輸出OUT1從輸出開始一直維持高電平,計數(shù)回零后,輸出為低電平并自動重新裝入原計數(shù)值,低電平維持一個時鐘周期后,輸出恢復高電平并重新作減法計數(shù)。輸出OUT1分為兩路信號,一路通過與門U18A輸出,作為AD1674的R/C控制信號;另一路經(jīng)過單穩(wěn)觸發(fā)器U24延時和調(diào)節(jié)定時寬度后,再通過或門U15C輸出作為AD1674的CE控制信號。當OUT1輸出寬度為1μs的低電平脈沖時,一方面使控制信號R/C的轉(zhuǎn)換有效,同時經(jīng)延時和調(diào)節(jié)定時寬度后,使A/D的使能控制CE開始啟動A/D轉(zhuǎn)換。因此在裝入計數(shù)初值以后,只要設置6位鎖存器U8的控制字,就可利用8253定時器啟動A/D。

　　寫啟動A/D方式應用于軟件定時,即通過對端口(地址為&0X23D)寫來觸發(fā)A/D轉(zhuǎn)換。如圖2所示,端口寫信號一方面經(jīng)過單穩(wěn)觸發(fā)器U6A調(diào)節(jié)定時寬度(寬度為1μs)后,作為AD1674的R/C控制信號,同時經(jīng)過另一單穩(wěn)觸發(fā)器U24延時和調(diào)節(jié)定時寬度后,再通過或門U15C輸出作為AD1674的CE控制信號。

　　可見兩種啟動A/D轉(zhuǎn)換的過程相似。相比較而言,前者的采樣間隔是由8253定時脈沖的周期決定的,屬于可編程定時器方式定時,共特點是采樣間隔準確;后者則由相鄰兩次寫端口(地址為&0X23D)的時間差決定采樣間隔,為軟件定時方式,特點是靈活方便。

　　1.3.2 A/D轉(zhuǎn)換數(shù)據(jù)的讀取方式

　　在數(shù)據(jù)采集系統(tǒng)中,計算機讀取A/D轉(zhuǎn)換數(shù)據(jù)的方式一般有三種,即查詢、中斷和DMA方式。其中查詢方式就是通過查詢標志位來判斷A/D是否轉(zhuǎn)換完畢,如果A/D轉(zhuǎn)換完畢則讀入轉(zhuǎn)換的數(shù)據(jù)。這種方式下CPU主動查詢,通過CPU讀取A/D轉(zhuǎn)換的數(shù)據(jù),故實現(xiàn)的硬件電路簡單,但數(shù)據(jù)讀取速度慢,同時在WINDOWS的多任務執(zhí)行方式下,存在著A/D轉(zhuǎn)換數(shù)據(jù)不能及時讀入的問題。中斷方式是利用A/D轉(zhuǎn)換完畢的標志位觸發(fā)一硬中斷,然后中斷管理器向CPU提出中斷申請。在中斷允許的情況下,執(zhí)行中斷服務程序讀入轉(zhuǎn)換的數(shù)據(jù)。這種方式實現(xiàn)的硬件電路也比較簡單,但中斷服務程序的介入,引起數(shù)據(jù)采集程序的斷點的不可預測性,這樣會導致數(shù)據(jù)采集程序的失控。DMA方式利用A/D轉(zhuǎn)換完畢的標志位向DMA控制器提出DMA申請,當DMA控制器從CPU取得總線控制權(quán)時,接口便與內(nèi)存之間直接地進行數(shù)據(jù)交換(不經(jīng)過CPU)。這種方式下,由于不經(jīng)過CPU讀入數(shù)據(jù),故提高了數(shù)據(jù)傳輸速度。同時由于A/D轉(zhuǎn)換器主動申請數(shù)據(jù)傳輸,而DMA申請比外設中斷申請的優(yōu)先級高,A/D轉(zhuǎn)換數(shù)據(jù)能夠及時讀入,系統(tǒng)性能也得到了提高,但實現(xiàn)的硬件電路較前兩種方式復雜。

　　本電路設計有查詢、中斷和DMA三種數(shù)據(jù)傳輸方式。通過一撥碼盤開關來選擇不同的的傳輸方式。如圖3所示,當A/D轉(zhuǎn)換完畢時,標志位STS由高電平變?yōu)榈褪请娖?從而引起D觸發(fā)器U20A觸發(fā),U20A的輸出Q由低電平變成高電平。當撥碼盤開關S1選擇為查詢方式時,該U20A的輸出Q通過一個三態(tài)門(端口地址為&0X23F)與數(shù)據(jù)線D6相連,提供計算機查詢;在中斷方式下,該U20A的輸出Q直接與硬中斷引腳IRQ2相連,當Q由低電平變成高電平時,引起計算機中斷。在前兩種方式下,通過軟件編程,向一鎖存器U22的最低位寫入0或1,選擇讀取A/D轉(zhuǎn)換數(shù)據(jù)的高八位或低四位,且由專門的端口(地址為&0X23D)讀取A/D轉(zhuǎn)換的數(shù)據(jù)。實現(xiàn)的硬件電路簡單。而在DMA方式下,通過應答信號DACK1尋址,并不由專門的端口讀取A/D轉(zhuǎn)換的數(shù)據(jù),故選擇A/D轉(zhuǎn)換數(shù)據(jù)的高八位或低四位的功能必須由硬件電路來實現(xiàn),比較而言,電路更復雜一些。

　　下面介紹DMA方式下的具體實現(xiàn)電路。DMA請求電路由兩個D觸發(fā)器組成,當A/D轉(zhuǎn)換完畢時,U20A的輸出Q由低電平變成高電平,DRQ1=1,DMA通道1發(fā)出請求,DRQ1被認可后進行兩次DMA傳輸。在第一次DMA傳輸期間,觸發(fā)器U20B的輸出Q為低電平,A/D轉(zhuǎn)換數(shù)據(jù)的高八位傳輸?shù)街付▋?nèi)存單元。在第一次DMA傳輸結(jié)束時,DACK1由低電平變成高電平,觸發(fā)器U20B的輸出為高電平,但觸發(fā)器U20A的輸出Q仍然是高電平,該電平申請第二次DMA傳輸。在第二次DMA傳輸期間,觸發(fā)器U20B的輸出為高電平,A/D轉(zhuǎn)換數(shù)據(jù)的低四位傳輸?shù)街付ǖ膬?nèi)存單元。當?shù)诙蜠MA傳輸結(jié)束時,DACK1由低電平變成高電平,使觸發(fā)U20B輸出低電平,同時觸發(fā)器U20A的輸出Q變?yōu)榈碗娖?DRQ1=0變?yōu)榈碗娖?DRQ1=0,DMA通道1的請求被撤銷,結(jié)束一次A/D轉(zhuǎn)換12位數(shù)據(jù)傳輸過程。

　　2 軟件設計

　　該接口電路支持各種帶有口指令操作的高級語言和8086/8088匯編語言。以下就以Turbo C為例對相應的部分編程,經(jīng)供參考。

　　2.1 A/D編程

　　該編程適合于中斷或查詢方式下的編程,端口地址=0x238～0x23f。

　　outportb(0x23c,0x00); /*初始化清零*/

　　outportb(0x23a,0x00); /*選擇傳輸高8位數(shù)據(jù)并為A/D轉(zhuǎn)換作準備*/

　　{

　　}; /*啟動A/D并檢查A/D是否轉(zhuǎn)換完畢*/

　　dh=inportb(0x23d); /*輸入高八位數(shù)據(jù)*/

　　outporth(0x23a,0x01); /*選擇傳輸?shù)退奈粩?shù)據(jù)*/

　　dl=inportb(0x23d); /*輸入低四位數(shù)據(jù)*/

　　outportb(0x23a,0x00); /*選擇傳輸高8位數(shù)據(jù)并為A/D轉(zhuǎn)換作準備*/