采樣保持電路（采樣/保持器）又稱為采樣保持放大器。當(dāng)對(duì)模擬信號(hào)進(jìn)行A/D轉(zhuǎn)換時(shí)，需要一定的轉(zhuǎn)換時(shí)間，在這個(gè)轉(zhuǎn)換時(shí)間內(nèi)，模擬信號(hào)要保持基本不變，這樣才能保證轉(zhuǎn)換精度。采樣保持電路即為實(shí)現(xiàn)這種功能的電路。
　　采樣保持電路能夠跟蹤或者保持輸入模擬信號(hào)的電平值。在理想狀況下，當(dāng)處于采樣狀態(tài)時(shí)，采樣保持電路的輸出信號(hào)跟隨輸入信號(hào)變化而變化；當(dāng)處于保持狀態(tài)時(shí)，采樣保持電路的輸出信號(hào)保持為接到保持命令的瞬間的輸入信號(hào)電平值。當(dāng)電路處于采樣狀態(tài)時(shí)開(kāi)關(guān)導(dǎo)通，這時(shí)電容充電，如果電容值很小，電容可以在很短的時(shí)間內(nèi)完成充放電，這時(shí)，輸出端輸出信號(hào)跟隨輸入信號(hào)的變化而變化；當(dāng)電路處于保持狀態(tài)時(shí)開(kāi)關(guān)斷開(kāi)，這是由于開(kāi)關(guān)斷開(kāi)，以及集成運(yùn)放的輸入端呈高阻狀態(tài)，電容放電緩慢，由于電容一端接由集成運(yùn)放構(gòu)成的信號(hào)跟隨電路，所以輸出信號(hào)基本保持為斷開(kāi)瞬間的信號(hào)電平值。

采樣保持電路圖設(shè)計(jì)（一）

采樣保持放大器SMP04用做多路輸出選擇器電路圖

如圖所示為SMP04用做多路輸出選擇器，與解碼器、D／A轉(zhuǎn)換器構(gòu)成的四路數(shù)字-模擬轉(zhuǎn)換電路。數(shù)字信號(hào)輸入模數(shù)轉(zhuǎn)換器DAC8228，輸出產(chǎn)生5～10V模擬電壓送副SMP04，地址輸入通道解碼器，不同的地址解碼后分別控制四路開(kāi)關(guān)，以分別輸出四模擬信號(hào)。采用DAC8228產(chǎn)生DAC電壓輸出可以使電路得以最大的簡(jiǎn)化。為了將輸出電壓干擾減小到最小，在采樣信號(hào)被確認(rèn)之前，必須保證有5μs的最后電壓建立時(shí)間。每一個(gè)采樣保持放大器必須在每一秒鐘或更低時(shí)問(wèn)刷新一次，以確保輸出電壓下降率不超過(guò)10mV或1／2LSB（最小有效位）。

采樣保持電路圖設(shè)計(jì)（二）

如圖所示為由SMP04與運(yùn)放構(gòu)成的增益為10的采樣保持放大電路。電路中將SMP04置于運(yùn)放OP490的反饋回路中，當(dāng)S非／H=0時(shí)，SMP04內(nèi)部開(kāi)關(guān)閉合，運(yùn)放OP490的反饋回路接通，電路增益由運(yùn)放本身及反饋電阻決定，圖中增益設(shè)置為10，輸出端輸出放大后的采樣電壓。當(dāng)S非／H=1時(shí)，SMP04內(nèi)部開(kāi)關(guān)斷開(kāi)，運(yùn)放OP490反饋回路也無(wú)法形成，輸出端輸出保持在內(nèi)部保持電容上最近一次的采樣電壓，且不受輸入端信號(hào)影響。運(yùn)放輸出端的兩個(gè)二極管1N914起鉗位作用，防止當(dāng)SMP04保持狀態(tài)時(shí)造成運(yùn)放飽和。

采樣保持電路圖設(shè)計(jì)（三）

lf398峰值采樣保持電路

1.lf398的峰值保持電路

圖1：峰值保持電路原理圖

峰值保持電路探測(cè)核脈沖幅度信號(hào)并在脈沖峰值時(shí)刻通知保持峰值，同時(shí)向單片機(jī)提出中斷申請(qǐng)信號(hào)，使單片機(jī)響應(yīng)中斷啟動(dòng)A/D轉(zhuǎn)換;轉(zhuǎn)換結(jié)束后單片機(jī)使采樣保持器復(fù)原為采樣狀況，實(shí)現(xiàn)系統(tǒng)的邏輯控制。峰值保持電路原理圖如圖1所示。U4是芯片LF398，它是美國(guó)國(guó)家半導(dǎo)體公司研制的集成采樣保持器。它只需外接一個(gè)保持電容就能完成采樣保持功能，其采樣保持控制端可直接接于TTL，CMOS邏輯電平。

圖2

U1和U2是比較器LM311，U3是D觸發(fā)器74LS74，U5A是與門74LS08。放大后的脈沖核信號(hào)一路輸入到下閾比較器，另一路接輸入到LF398。當(dāng)核信號(hào)大于下閾時(shí)，比較器U1輸出高電平，得到上升沿，上升沿再觸發(fā)U3A，它的Q端輸出高電平和U3B的Q非端相與得到高電平，去控制LF398的采樣控制端進(jìn)入采樣狀態(tài)。當(dāng)LF398的輸出端信號(hào)幅度比輸入端大時(shí)，即到達(dá)峰值時(shí)，比較器U2出高電平，得到上升沿，上升沿再觸發(fā)U3B，它的Q非端輸出低電平，U5A輸出變?yōu)榈碗娖?，LF398進(jìn)入保持狀態(tài)。U3B的Q非端輸出的下跳沿作為單片機(jī)的中斷信號(hào)，當(dāng)A/D轉(zhuǎn)換結(jié)束后，單片輸出放電和清零CLR信號(hào)使采樣保持器復(fù)原。電路波形見(jiàn)圖2。

采樣保持電路圖設(shè)計(jì)（四）

將一個(gè)經(jīng)典的模擬累加器與一個(gè)采樣保持放大器級(jí)聯(lián)對(duì)一組模擬電壓的采樣進(jìn)行保持。經(jīng)典的模擬累加器是一個(gè)運(yùn)放加上至少三只精密電阻。這些電阻的值應(yīng)盡可能低，以避免影響累加器的帶寬。但這些低值電阻會(huì)消耗功率。此外，累加器與采樣保持放大器的結(jié)構(gòu)也帶來(lái)了另一種缺點(diǎn)，當(dāng)兩個(gè)輸入電壓幅度相近而極性相反時(shí)，就會(huì)顯示出這種缺點(diǎn)。此時(shí)，即使輸入電壓幅度很高，得到的總和也很低，如果輸入電壓幅度相等則總和為零。對(duì)低電壓的采樣通常會(huì)使輸出電壓出現(xiàn)相對(duì)較大的誤差，因?yàn)槊總€(gè)放大器都有一些動(dòng)態(tài)誤差，如殘留的寄生電荷傳入存儲(chǔ)電容。一個(gè)模擬電壓采樣保持電路：

采樣保持電路圖設(shè)計(jì)（五）

圖中所示是用SF357運(yùn)放組成的電壓采樣保持電路。這種電壓采樣保持電路可以方便地觀察任一時(shí)間內(nèi)的被測(cè)瞬間電壓值。

在測(cè)試電壓時(shí)，只需將其輸入端跨接于被測(cè)電壓的兩端，接著