1
半導(dǎo)體技術(shù)按摩爾定理的發(fā)展,集成電路的密度將越來越高,且尺寸越來越小。所有芯片工作時(shí)都會(huì)發(fā)熱,熱量的累積必導(dǎo)致結(jié)點(diǎn)溫度的升高,隨著結(jié)點(diǎn)溫度提高,半導(dǎo)體元器件性能將會(huì)下降,甚至造成損害。因此每個(gè)芯片廠家都會(huì)規(guī)定其半導(dǎo)元體器件的最大結(jié)點(diǎn)溫度。
如今,在高速的集成電路中,芯片的功耗大,在自然條件下的散熱已不能保證芯片的結(jié)點(diǎn)溫度不超過允許工作溫度,因此就需要考慮芯片的散熱問題。為了保證元器件的結(jié)溫低于最大允許溫度,經(jīng)由封裝進(jìn)行的從 IC 自身到周圍環(huán)境的有效散熱就至關(guān)重要。
2
案例提要
本章以芯片封裝為案例,說明如何利用Ansys Icepak計(jì)算IC封裝的Rja?(芯片Die與空氣間的熱阻)、Rjb (芯片Die與電路板間的熱阻)及Rjc?(芯片Die與封裝表面間的熱阻)。
針對(duì)封裝熱阻而言,計(jì)算放置于JEDEC(美國聯(lián)合電子設(shè)備工程協(xié)會(huì))標(biāo)準(zhǔn)機(jī)箱內(nèi)自然對(duì)流及強(qiáng)制隊(duì)留下的熱阻數(shù)據(jù)。部分內(nèi)容參照了JEDEC測試系列的表準(zhǔn)[JESD51]。Ansys Icepak為了仿JEDEC標(biāo)準(zhǔn)測試規(guī)范,所有設(shè)置皆按JESD51設(shè)置標(biāo)準(zhǔn)來設(shè)計(jì)與進(jìn)行。
方案重點(diǎn):
通過JEDEC標(biāo)準(zhǔn)仿真出芯片的Rja、Rjb及Rjc。
導(dǎo)入芯片封裝ECAD →?Compact + ECAD (非采用Icepak/JEDEC中Detail模型)
3
JEDEC是什么?
JEDEC(Joint Electron Device Engineering Council)是一個(gè)推動(dòng)半導(dǎo)體元器件領(lǐng)域標(biāo)準(zhǔn)化的行業(yè)組織。半導(dǎo)體制造商以及電力電子領(lǐng)域的從業(yè)者不可避免地會(huì)涉及到很多行業(yè)標(biāo)準(zhǔn)。作為大原則,無論熱相關(guān)的項(xiàng)目還是其他項(xiàng)目,其測試方法和條件等都要符合行業(yè)標(biāo)準(zhǔn)。其原因不言而喻:因?yàn)槿绻椒ê蜅l件各不不同,就無法比較和判斷好壞。
在JEDEC標(biāo)準(zhǔn)中,與“熱”相關(guān)的標(biāo)準(zhǔn)主要有兩個(gè):
JESD51系列:包括IC等的封裝的“熱”相關(guān)的大多數(shù)標(biāo)準(zhǔn)。
JESD15系列:對(duì)仿真用的熱阻模型進(jìn)行標(biāo)準(zhǔn)化。
JESD51-2A中規(guī)定了熱阻測試環(huán)境。以下是符合JESD51-2A的熱阻測試環(huán)境示例。
4
熱阻概念
熱阻值可用于評(píng)估電子封裝的散熱效能,是熱傳設(shè)計(jì)中一個(gè)相當(dāng)重要的參數(shù),有助芯片的散熱設(shè)計(jì)。熱阻值關(guān)系定義如下:
熱阻值一般常用R或θ表示,其中Tj為接面位置的溫度(JunctionTemperature);Tx為熱傳到某點(diǎn)位置的溫度,例如環(huán)境溫度(AmbientTemperature);P 為輸入的發(fā)熱功率。熱阻大表示熱不容易傳遞,因此組件所產(chǎn)生的溫度就比較高。
由熱阻可以判斷及預(yù)測組件的發(fā)熱狀況。電子系統(tǒng)產(chǎn)品設(shè)計(jì)時(shí),為了預(yù)測及分析組件的溫度,需要使用熱阻值的數(shù)據(jù),因而組件設(shè)計(jì)者則除了需提供良好散熱設(shè)計(jì)產(chǎn)品,更需提供可靠的熱阻數(shù)據(jù)供系統(tǒng)設(shè)計(jì)之用。
5
JEDEC Board Size
(芯片大于等于或小于27mm)
當(dāng)Macro中的JEDEC設(shè)置完成后,Icepak會(huì)自動(dòng)把測試模型建立出來,其中Board Size有兩種可能。
當(dāng)測試芯片尺寸小于27mm,Board Size=114.3mm*76.2mm
當(dāng)測試芯片尺寸大于/等于27mm,Board Size=114.3mm*101.6mm
JEDEC IC ThermalResistance Test
6
芯片封裝Rja的仿真計(jì)算
本案例IC封裝尺寸取14.06mm×14.06mm×2.15mm(屬于小于27mm的芯片),焊球個(gè)數(shù) = 272顆/環(huán)境溫度20C/ICDie發(fā)熱功率=1.0W。
產(chǎn)生標(biāo)準(zhǔn)JEDEC測試腔體 (包含放置IC的Board),組件內(nèi)的材料參數(shù)已默認(rèn)標(biāo)準(zhǔn)屬性,不需另外設(shè)置。
為了詳細(xì)仿真芯片封裝熱組參數(shù),建立的熱模型建議導(dǎo)入ECAD設(shè)計(jì)的封裝模型。
為了詳細(xì)仿真芯片封裝熱組參數(shù),建立的熱模型建議導(dǎo)入ECAD設(shè)計(jì)的封裝模型。
為了環(huán)境空間的準(zhǔn)確性,網(wǎng)格數(shù)量設(shè)置達(dá)450萬;環(huán)境20C。
7
結(jié)果
根據(jù)上面結(jié)果,芯片封裝Die的最高溫度為53.26C,得到Rja如下:
風(fēng)速, m/s | 0, 自然對(duì)流 | 1, 強(qiáng)制對(duì)流 | 2, 強(qiáng)制對(duì)流 | 3, 強(qiáng)制對(duì)流 |
? ? ?Tj | 53.26 | 49.86 | 48.12 | 47.14 |
熱阻, oC/W | 33.26 | 29.86 | 28.12 | 27.14 |
Rjc及Rjb概念也如上有極為雷同之處,唯一特別要注意其于JEDEC中的模型規(guī)范。
審核編輯:劉清
評(píng)論