先進ic封裝常用術(shù)語有哪些

技術(shù)前沿：先進IC封裝常用術(shù)語

先進集成電路IC封裝技術(shù)是“超越摩爾定律”上突出的技術(shù)亮點。在每個節(jié)點上，芯片微縮將變得越來越困難，越來越昂貴，工程師們正在把多個芯片放入先進的IC封裝中，作為芯片縮放的替代方案。

然而，雖然先進的集成電路封裝正在迅速發(fā)展，設計工程師和工程管理人員必須跟上這一關(guān)鍵技術(shù)的步伐。首先，讓我們了解高級IC封裝中不斷出現(xiàn)的基本術(shù)語。 ? ?

以下是在下一代IC封裝技術(shù)中使用的10個最常見的術(shù)語的簡要概述: ? ?

2.5D封裝 ? ?

在2.5D的封裝中，模具被堆放或并排放置在一個隔片的頂部，基于硅通孔(TSV)?；且粋€交互器，提供芯片之間的連接。作為傳統(tǒng)2DIC封裝技術(shù)的一個增量步驟，2.5D封裝使更細的線條和空間成為可能。

2.5D封裝通常用于ASIC、FPGA、GPU和內(nèi)存立方體。2008年，Xilinx將其大型FPGA劃分為4個更小、產(chǎn)量更高的芯片，并將這些芯片連接到一個硅接口上。2.5D封裝就此誕生，并最終在高帶寬內(nèi)存(HBM)處理器集成中流行起來。

3D堆疊封裝

在3DIC封裝中，邏輯模塊堆疊在內(nèi)存模塊上，而不是創(chuàng)建一個大型的系統(tǒng)片上(SoC)，并且模塊通過一個主動交互器連接。與2.5D封裝通過導電凸起或TSV將組件堆疊在交互器上不同，3D封裝采用多層硅晶片與使用TSV的組件一起嵌入。 ? ?

3DIC封裝

TSV是2.5D和3D集成電路封裝技術(shù)中的關(guān)鍵實現(xiàn)技術(shù)。半導體行業(yè)一直在使用HBM技術(shù)將DRAM封裝在3DIC中。 ? ?

CuTSV在Si芯片間垂直互連的使用

Intel的Lakefield的FOVEROS是3D封裝典型例子，他們把硅片有邏輯的疊加在一起，也兼容常見的PoP封裝內(nèi)存，此外還有Co-EMIB，徹底混合EMIB和FOVEROS。

Chiplet

Chiplet是另一種3DIC封裝形式，可使CMOS設備與非CMOS設備實現(xiàn)異構(gòu)集成。換句話說，它們是更小的SoC，中文的意思就是小芯片。這是將復雜功能進行分解，然后開發(fā)出多種具有單一特定功能，可相互進行模塊化組裝的“小芯片”，如實現(xiàn)數(shù)據(jù)存儲、計算、信號處理、數(shù)據(jù)流管理等功能，并最終以此為基礎(chǔ)，建立一個“小芯片”的芯片網(wǎng)絡。

這分解芯片的想法可以提高產(chǎn)量和比單片模具更低的成本。Chiplets允許設計者利用各種各樣的IP而不必考慮它們是在哪個節(jié)點或技術(shù)上制造;它們可以在硅、玻璃和層壓板等多種材料上建造。

Fan-Out扇出封裝

Fan-Out封裝是使用環(huán)氧模具復合材料完全嵌入模具，這樣就省去了晶片碰撞、熔煉、倒裝芯片組裝、清洗、下填分配和固化等工藝流程。扇出封裝的連接在芯片表面呈扇形展開，以方便更多的外部I/O。這反過來又消除了對交互器的需求，并簡化了異構(gòu)集成的實現(xiàn)。

Fan-Out技術(shù)提供了一個比其他封裝類型具有更多I/O的小尺寸封裝。2016年，iPhone7上的16nmA10處理器和天線開關(guān)模組使用了扇出晶圓級封裝（Fan-outWaferLevelPackaging，簡稱FoWLP）技術(shù)，取代了傳統(tǒng)PCB，從而一舉成為科技明星。而A10的制造商臺積電是FoWLP技術(shù)的領(lǐng)先者。在臺積電內(nèi)部，他們把FoWLP稱作InFoWLP，其中In代表integrated，也就是集成的意思。

扇出型晶圓級封裝(FOWLP)

扇出型晶圓級封裝(FOWLP)是一大改進，為晶圓模提供了更多的外部接觸空間。將芯片嵌入環(huán)氧模塑料內(nèi)，然后在晶片表面制造高密度重分布層(RDL)和焊料球，形成重組晶片。

通常，它首先將前端處理的晶圓片分割成單個晶圓片，然后將晶圓片在載體結(jié)構(gòu)上分隔開，填充間隙以形成再生晶圓片。FOWLP在封裝和應用板之間提供了大量的連接。此外，基板本質(zhì)上比模具大，所以模具間距更寬松。

硅膠倒裝芯片嵌入到玻璃襯底中，然后RDL在芯片上扇動，形成一個貫穿玻璃的通道

異構(gòu)集成

將單獨制造的組件集成到更高級別的組裝中的方式，使得功能和操作特性都會得到提升。它使半導體器件制造商能夠?qū)碜圆煌圃旃に嚵鞒痰墓δ懿考M合成一個單一的復合器件。

為何要用異構(gòu)集成？

1.研發(fā)成本越來越高

芯片行業(yè)是典型的人才密集和資金密集型高風險產(chǎn)業(yè)，如果沒有大量用戶攤薄費用，芯片成本將直線上升。華為曾向媒體透露7nm的麒麟980研發(fā)費用遠超業(yè)界預估的5億美元，紫光展銳的一名工作人員則對記者表示，5GModem研發(fā)費用在上億美元，光流片就相當費錢，還有團隊的持續(xù)投入，累計參與項目的工程師有上千人。

2.設計成本也不斷上漲，每一代至少增加30~50%的設計成本

業(yè)界人士指出：此前迭代無需考慮新工藝問題，只需了解65nm比90nm小多少，可以直接把90nm上的設計拿到65nm工藝上，重新設計一下馬上就能做，整個過程一年半載即可完成。但現(xiàn)在7nm和16nm有很多不一樣的地方，不能把16nm的設計直接放到7nm上，從架構(gòu)到設計到后端都要做很多改變。

異構(gòu)集成類似于封裝內(nèi)系統(tǒng)集成(SiP);主要指將多個單獨制造的部件封裝到一個芯片上，而不是在單個襯底上集成多個基片。這增強了功能性，可以對采用不同工藝、不同功能、不同制造商制造的組件進行封裝。通過這一技術(shù)，工程師可以像搭積木一樣，在芯片庫里將不同工藝的小芯片組裝在一起。異構(gòu)集成背后的總體思想是將在系統(tǒng)級別上變化的多個組件組合到同一個封裝中。

SIP晶圓級封裝(FOWLP)

不過，異構(gòu)集成在延續(xù)摩爾定律的同時也面臨可靠性、散熱、測試難度等多方面的挑戰(zhàn)。

高帶寬存儲器(HBM)

如今，GDDR5經(jīng)過這么多年的發(fā)展已然來到了一個瓶頸，光靠頻率提升來提供更大的顯存位寬已經(jīng)沒有太大空間，而這勢必會反過來影響到GPU的性能發(fā)揮。相對于傳統(tǒng)的GDDR5顯存來說，HBM無疑是更加先進。

HBM是一種標準化的堆疊內(nèi)存技術(shù)，它為堆棧內(nèi)以及內(nèi)存和邏輯之間的數(shù)據(jù)提供了寬通道。基于HBM的封裝將內(nèi)存堆在一起，并使用TSV將它們連接起來，這樣創(chuàng)建了更多的I/O和帶寬。

HBM也是一種JEDEC標準，它垂直集成了多個層次的DRAM組件，這些組件與應用程序處理器、GPU和SoC一起在封裝中。HBM主要在高端服務器和網(wǎng)絡芯片的2.5D封裝中實現(xiàn);它現(xiàn)在已經(jīng)發(fā)展到HBM2技術(shù)，新一代技術(shù)解決了原始HBM版本中的容量和時鐘速率限制問題。

這是一張AMD演示的內(nèi)存架構(gòu)圖，我們可以清楚的看到HBM實際結(jié)構(gòu)，尤其是四層DRAM疊在最底層die之上，雖然AMD一直也沒有給出HBM本體的具體制作過程，但是不難想象4層絕不是HBM未來發(fā)展的極限，而隨著層數(shù)的增加，位寬勢必還會迎來進一步的遞增。

中介層

中介層用于多芯片模具或板子的封裝，相當于一個導管，在一個封裝里通過電子信號實現(xiàn)傳導。通過中介層可以完成很多運算和數(shù)據(jù)交流，相當于連接多個芯片和同一電路板之間的橋梁。使系統(tǒng)更小，更省電，更大帶寬。它可以將信號傳播到更寬的中心間距，也可以將信號連接到主板上的不同溝槽上。

中介層可由硅和有機材料制成，作為多個模具、模具和基板之間的橋梁。Siliconinterposer是一種成熟的技術(shù)，由于其較高的I/O密度和TSV形成能力，它在2.5D和3DIC芯片封裝中發(fā)揮著關(guān)鍵作用。

再分配層(RDL)

再分配層是銅金屬連接線或封裝中電連接的一部分。再分配層是由金屬或聚合物介質(zhì)材料層創(chuàng)建，用于將模具堆疊在封裝上，以及提供通過interposer連接的芯片之間的通信，從而減輕大型芯片組的I/O間距。它們已經(jīng)成為2.5D和3D封裝解決方案中不可或缺的環(huán)節(jié)。