??? Compact PCI(簡稱CPCI)總線是“PCI總線工業(yè)計算機制造商組織”推出的一種工業(yè)計算機總線標準，近年來應用發(fā)展最為迅速。它由PC機上的通用總線PCI發(fā)展而來，既有PCI總線的高帶寬高性能、即插即用、價格低廉等諸多優(yōu)點，又有無源背板總線VME總線的可靠性?；贑PCI總線的主控模塊主要完成通用的計算機主板功能，包括主處理器及相關的支持邏輯、主存儲器、PCI總線仲裁器、系統(tǒng)中斷控制器、PCI時鐘發(fā)生器及通用I／0接口(IDE、USB、PS／2鍵盤鼠標等)功能，還集成了一片PCI-PCI橋PCI2050B，提供7個PCI外設卡的仲裁能力。

1 CPU主控模塊原理設計
??? 基于CPCI總線的主控模塊設計主要采用2種方法：1)應用器件組進行系統(tǒng)板設計。這種方法的優(yōu)點是邏輯清晰，在功能不正常時可以更換器件使其正常工作，設計出的系統(tǒng)板抗震動及機械沖擊性能更強；其缺點是難度大、開發(fā)周期長，隨著CPU速度的提高，設計難度更大，并且難以購買到溫度寬泛的芯片組。2)采用嵌入式CPU模塊。該模塊集成度高、體積小，它集成了計算機幾乎所有的功能，用戶根據具體任務的要求，只需對其沒有的功能在外部進行擴展就可以完成設計。這種方法的優(yōu)點是設計和生產周期短，調試方便，易于升級，并且已有廠家提供溫度寬泛的嵌入式CPU模塊，也應用在對環(huán)境要求比較苛刻的軍用領域。鑒于項目研發(fā)周期短，本設計采用第2種方法，基于CPCI總線主控模塊采用控創(chuàng)(Kontron)公司的ETX(Embedded Technology eXtended)PM模塊，并應用PCI擴展技術完成6U CPCI總線系統(tǒng)板的設計。CPCI主控模塊組成框圖如圖1所示。

1．1 ETX模塊
??? ETX嵌入式計算機模塊具有完整的PC功能和高效的CPU性能，是一種高集成度的計算機系統(tǒng)，它采用的是x86 CPU。ETX PM的主頻為1．0～1．8 GHz，內存可至1 GB。ETX結構主板主要面向專用計算機系統(tǒng)板的設計者，它的核心理念是“把PC像器件一樣設計到客戶的目標應用系統(tǒng)中”。在其114mm(長)x95 mm(寬)×16 mm(高)的尺寸上，集成了標準PC所有的功能，同時提供標準PC架構所具有的所有標準接口。
??? ETX模塊上包含了高性能x86系列的CPU器件組、南北橋、顯示器件、網絡器件、音頻控制器、Super I／0控制器等。背面采用高密度的表貼連接器，4x100引腳總線引腳定義PC的標準接口信號以及PCI和ISA信號等。在設計主控模塊時，在主控模塊上設計對應的4x100引腳插座，擴展的I／0功能可通過總線上的PCI或ISA實現。每個連接器所提供的信號如下：
??? 1)ETX連接器X1：PCI總線(32位)、USB、聲卡；2)ETX連接器X2：ISA總線(16位)；3)ETX連接器X3：VGA、LCD(LVDS)、COMl、COM2、IrD-A、鍵盤／鼠標；4)ETX連接器X4：EIDE(×2)、以太網、電源管理等信號。
??? ETX：PM模塊向外只提供4個PCICLK和4對REQ#／GNT#信號，因此它只能驅動4個PCI功能設備，若要滿足CPCI總線主控模塊驅動7個擴展插槽的要求，可以通過在ETX PM模塊和CPCI系統(tǒng)總線連接器之間增加一個PCI-PCI總線橋來實現總線擴展。PCI-PCI總線橋作為上一級總線的一個負載，而向下可以驅動一個總線段。ETX PM模塊可以在-40～85℃的條件下工作，而且ETX系列產品有較長的生命周期，可互換。
1．2 PCI橋的設計
??? 在本方案主控模塊的設計中，選用Tl(Texas Instruments)公司的工業(yè)級PCI-PCI橋器件PCI2050BI，它在2個32位最高工作頻率66 MHz的PCI總線之間提供橋連接。該橋支持突發(fā)模式(burst mode transfers)，極大增加了數據的吞吐量，橋的總線數據路徑(bustraffic paths)獨立工作。橋的主、從PCI總線分別可以工作在3．3 V或者5 V的工作環(huán)境下，橋的核心邏輯工作在3．3 V以減少功耗。PCI2050BI可以帶9個設備，除了為每個設備提供內部仲裁，也可由系統(tǒng)提供外部仲裁。PCI2050BI提供lO個設備時鐘輸出。使用PCI2050BI生行PCI-PCI總線橋擴展，其設計框圖如圖2所示。

本系統(tǒng)設計主要包括：
??? 1)PCI2050BI有2個獨立的時鐘域，主接口受主側輸入時鐘P_CLK的控制，從接口受從側輸入時鐘S_CLK的控制。這2個時鐘可以相互獨立，但必須保持同步，P_CLK與S_CLK的最大延時不得超過7 ns，S_CLK不能超前P_CLK；
??? 2)PCI2050BI的從側輸出時鐘，每個時鐘只能驅動1個負載；
??? 3)PCI2050BI的從側有10個時鐘輸出S_CLK[9：0]，其中的9個可以供給擴展的PCI槽，另一個S_CLK0UT9信號必須反饋給從總線的輸入時鐘S_CLK；
??? 4)為了減小時鐘的信號反射，輸出到擴展槽的9個CLK必須在始端加串聯電阻匹配，匹配電阻阻值與電路板特征阻抗大小有關．對65 Ω的傳輸線，選用50 ΩQ串聯匹配電阻；
??? 5)CPCI主控模塊上的PCI從總線控制信號必須進行上拉，保證在沒有設備使用時能保持穩(wěn)定。這些信號包括：FRAME#，IRDY#，TRDY#，STOP#，DEVSEL#，PERR#，SERR#，L0CK#，INTA#～INTD#。電阻的大小根據設備的負載而定，本設計中電阻值使用典型值8．2 kΩ；
??? 6)為了減少主控模塊對底板的影響，除了CLK、REQ#和GNT#信號外，其他PCI信號都要串接10 Ω的終端匹配電阻；
??? 7)要正確設置總線的信號環(huán)境。ETX PM的PCI總線信號環(huán)境為3．3 V，設計時，將PCI2050BI的P_VCCP連接到3．3 V；S_VCCP聯接到背板的VIO上，根據背板VIO電壓的設置，可能是3．3 V或5 V，由此完成對信號環(huán)境的設置。
1．3 IDE接口
??? 在基于CPCI總線的主控模塊上，擴展1個32GBr的寬溫電子硬盤，采用IDE接口，作為操作系統(tǒng)或應用程序的存儲空間。集成驅動器電路(IDE)適用于任何具有集成(內置)磁盤控制器的驅動器。IDE設備一般包括硬盤、光驅等。因為本設計的CPU主控模塊主要應用于惡劣環(huán)境下的計算機中，電子盤的工作溫度和抗振性要遠遠好于普通硬盤，所以系統(tǒng)引導時在基于CPCI總線的主控模塊上擴展1個32 GB的寬溫電子硬盤。ETX模塊提供2個IDE通道(PRAMARY IDE和SEC0NDARY IDE)，每個通道可以連接2個IDE設備。普通IDE設備的接口一般為40引腳的信號接端口，IDE設備的供電由另外一個單獨的電源接口提供。而電子盤的IDE接口一般為44引腳，前40引腳與普通IDE設備接口的定義一致，最后4引腳為電子盤的供電接口，電子硬盤只使用5 V電源。所以本設計中將PRIMARYIDE-44引腳的接口形式置于CPU主控模塊上，用于連接電子硬盤作為系統(tǒng)盤使用。SECONDARY IDE通過后走線板接口P2到后走線板上，用于連接普通硬盤或光驅。

2 PCB布局
2．1 元器件封裝選擇
??? 本設計中所有電子元器件都采用表貼元件，電阻、電容大部分采用0603的封裝，并且大量使用電阻排。由于只在表面焊接，不需要鉆孔，體積小、功耗小、節(jié)省了印制板空間，簡化了整版的布局和走線。
2．2 PCB層數選擇
??? 本次設計選擇制作8層的PCB板。CPCI板卡的總線標準連接器引腳間距為2．0 mm，焊盤孔徑為0．6 mm，焊盤直徑為1．1 mm，所以兩焊盤之間走線空間僅為0．9 mm，線寬為6 mil，線間距6 mil的線單層只能走2根，而CPCI總線連接器單排有5個引腳，即必須走5根線，所以信號層不能少于3層。對于主控模塊其主要供電為3．3 V和5 V兩種。為了保證信號層和電源層的對稱性，同時考慮到此板的復雜性和信號的完整性，將信號層設計為4層，地平面和電平面分別設計為2層。印制板最終的層分布設計依次為：頂層信號層、地層l、內信號層1、3．3 V電層、地層2、內信號層2、5 V電層、底層信號層。
2．3 PCB布線
??? 在CPCI主控模塊的設計和布線過程中，嚴格遵循PCI2．1規(guī)范和PICMG2．0R3．0規(guī)范，使用符合IEC-1076國際標準的高精度、屏蔽型、針孔式的CPCI連接器。主控模塊上的5個CPCI連接器J1，J2，J3，J4，J5中，J1，J2連接器用來連接PCI總線信號，而J3，J4，J5連接器用來擴展系統(tǒng)板的IO信號。設計完成的主控模塊可以驅動7個CPCI擴展插槽。
??? 在進行CPCI主控模塊PCB布局和布線設計時，其設計要點如下：
??? 1)ETX模塊的PCICLK到PCI2050BI主總線的時鐘P_CLK信號傳輸線長度必須為8．7±0．1 inch；
??? 2)為減小CPCI底板總線上時鐘之間的偏移(skew)，必須將PCI2050BI從總線的S_CLKOUT9信號必須反饋給從總線的S_CLK，PCI2050BI供給擴展槽的9根時鐘線(9個S_CLKOUT)與S_CLK必須等長；
??? 3)對PCI2050BI的每個電源引腳提供1個0．1μF的高速去耦電容，并且在布線時盡量靠近PCI2050BI的電源引腳；
??? 4)在主控模塊布線時，讓PCI2050B盡量靠近Jl和J2連接器，使PCI總線信號到連接器距離盡量的短；
??? 5)根據CPCI規(guī)范，PCI總線信號線的10 Ω終端匹配電阻應該設置在信號的連接器引腳的15．2 mm之內，這些總線信號包括AD0～AD31，C／BE0#～C／BE3#，PAR，FRAME#，IRDY#，TRDY#，STOP#，L0CK#，IDSEL，DEVSEL#，PERR#，SERR#和RST#；
??? 6)網口信號和USB信號屬于差分信號，在印制板上走線時要應用差分線，對于網口信號TX+和TX-，RX+和RX-要使用差分線對，對于USB信號USB+和USB-要使用差分線對；
??? 7)IDE信號線要盡量等長，以保證傳輸質量；
??? 8)PCI信號線都要進行阻抗控制，阻抗為65Ω±10％。

3 結束語
??? CPCI總線是高速同步共享總線，而ETX模塊具有強大的性能、高可靠性、靈活的結構、優(yōu)良的可擴展性以及尺寸小巧等特點，它為6U的基于CPCI總線的主控模塊的快速自行研制提供了解決方案。通過深入分析CPCI總線特性，深刻理解高頻數字電路設計方法，已成功研制出基于CPCI總線主控模塊。經綜合測試和實際應用驗證表明，該模塊已達到了系統(tǒng)要求的性能指標，系統(tǒng)工作穩(wěn)定，各接口應用正常。