單片射頻器件大大方便了一定范圍內(nèi)無線通信領(lǐng)域的應用，采用合適的微控制器和天線并結(jié)合此收發(fā)器件即可構(gòu)成完整的無線通信鏈路。它們可以集成在一塊很小的電路板上，應用于無線數(shù)字音頻、數(shù)字視頻數(shù)據(jù)傳輸系統(tǒng)，無線遙控和遙測系統(tǒng)，無線數(shù)據(jù)采集系統(tǒng)，無線網(wǎng)絡以及無線安全防范系統(tǒng)等眾多領(lǐng)域。

1?數(shù)字電路與模擬電路的潛在矛盾

如果模擬電路(射頻)?和數(shù)字電路(微控制器)?單獨工作可能各自工作良好，但是一旦將兩者放在同一塊電路板上，使用同一個電源供電一起工作，整個系統(tǒng)很可能就會不穩(wěn)定。這主要是因為數(shù)字信號頻繁的在地和正電源(大小3?V)?之間擺動，而且周期特別短，常常是ns?級的。由于較大的振幅和較小的切換時間，使得這些數(shù)字信號包含大量的且獨立于切換頻率的高頻成分。而在模擬部分，從天線調(diào)諧回路傳到無線設備接收部分的信號一般小于1μV。因此數(shù)字信號與射頻信號之間的差別將達到10-6(120?dB)?。顯然，如果數(shù)字信號與射頻信號不能很好的分離，微弱的射頻信號可能遭到破壞，這樣一來，無線設備工作性能就會惡化，甚至完全不能工作。

2?RF電路和數(shù)字電路做在同塊上的常見問題

不能充分的隔離敏感線路和噪聲信號線是常常出現(xiàn)的問題。如上所述，數(shù)字信號具有高的擺幅并包含大量高頻諧波。如果板上的數(shù)字信號布線鄰近敏感的模擬信號，高頻諧波可能會耦合過去。RF?器件的最敏感節(jié)點通常為鎖相環(huán)(?PLL)?的環(huán)路濾波電路，外接的壓控振蕩器(VCO)?電感，晶振基準信號和天線端子，電路的這些部分應該特別仔細處理。

(1)?供電電源噪聲

由于輸入/?輸出信號有幾V?的擺幅，數(shù)字電路對于電源噪聲(小于50?mV)?一般可以接受。而模擬電路對于電源噪聲卻相當敏感，尤其是對毛刺電壓和其他高頻諧波。因此，在包含RF(或其他模擬)?電路的?板上的電源線布線必須比在普通數(shù)字電路板上布線更加仔細，應避免采用自動布線。同時也應注意到，微控制器(或其他數(shù)字電路)?會在每個內(nèi)部時鐘周期內(nèi)短時間突然吸入大部分電流，這是由于現(xiàn)代微控制器都采用CMOS?工藝設計。因此，假設一個微控制器以1?MHz?的內(nèi)部時鐘頻率運行，它將以此頻率從電源提取(脈沖)?電流，如果不采取合適的電源去耦，必將引起電源線上的電壓毛刺。如果這些電壓毛刺到達電路RF?部分的電源引腳，嚴重的可能導致工作失效，因此必須保證將模擬電源線與數(shù)字電路區(qū)域隔開。

(2)?不合理的地線

RF?電路板應該總是布有與電源負極相連的地線層，如果處理不當，可能產(chǎn)生一些奇怪的現(xiàn)象。對于一個數(shù)字電路設計者來說這也許難于理解，因為即使沒有地線層，大多數(shù)數(shù)字電路功能也表現(xiàn)良好。而在RF?頻段，即使一根很短的線也會如電感一樣作用。粗略計算，每mm?長度的電感量約為1?nH?，?434?MHz?時10?mmPCB?線路的感抗約為27?Ω。如果不采用地線層，大多數(shù)地線將會較長，電路將無法保證設計特性。

(3)?天線對其他模擬部分的輻射

在包含射頻和其他部分的電路中，這一點經(jīng)常被忽略。除了RF?部分，板上通常還有其他模擬電路。例如，許多微控制器內(nèi)置模數(shù)轉(zhuǎn)換器(ADC)?用于測量模擬輸入以及電池電壓或其他參數(shù)。如果射頻發(fā)送器的天線位于此PCB?附近(或就在此PCB?上)?，發(fā)出的高頻信號可能會到達ADC?的模擬輸入端。不要忘記任何電路線路都可能如天線一樣發(fā)出或接收RF?信號。如果ADC?輸入端處理不合理，RF?信號可能在ADC輸入的ESD二極管內(nèi)自激，從而引起ADC?的偏差。

3?RF?電路和數(shù)字電路做在同塊PCB?上的解決方案

以下給出在大多數(shù)RF?應用中的一些通用設計和布線策略。然而，遵循實際應用中RF?器件的布線建議更為重要。

(1)?一個可靠的地線層面

當設計有RF?元件的PCB?時，應該總是采用一個可靠的地線層。其目的是在電路中建立一個有效的0?V?電位點，使所有的器件容易去耦。供電電源的0?V?端子應直接連接在此地線層。由于地線層的低阻抗，已被去耦的兩個節(jié)點間將不會產(chǎn)生信號耦合。對于板上多個信號幅值可能相差120?dB?，這一點非常重要。在表面貼裝的PCB?上，所有信號布線在元件安裝面的同一面，地線層則在其反面。理想的地線層應覆蓋整個PCB?(?除了天線PCB?下方)?。如果采用兩層以上的PCB?，地線層應放置在鄰近信號層的層上(如元件面的下一層)?。另一個好方法是將信號布線層的空余部分也用地線平面填充，這些地線平面必須通過多個過孔與主地線層面連接。需要注意的是：由于接地點的存在會引起旁邊的電感特性改變，因此選擇電感值和布置電感是必須仔細考慮的。

(2)?縮短與地線層的連接距離

所有對地線層的連接必須盡量短，接地過孔應放置在(或非常接近)?元件的焊盤處。決不要讓兩個地信號共用一個接地過孔，這可能導致由于過孔連接阻抗在兩個焊盤之間產(chǎn)生串擾。

(3)?RF?去耦

去耦電容應該放置在盡可能靠近引腳的位置，每個需要去耦的引腳處都應采用電容去耦。采用高品質(zhì)的陶瓷電容，介電類型最好是“?NPO”?，?“?X7R”?在大多數(shù)應用中也能較好工作。理想的選擇電容值應使其串聯(lián)諧振等于信號頻率。例如434?MHz?時，SMD?貼裝的100?p?F?電容將良好工作，此頻率時，電容的容抗約為4?Ω，過孔的感抗也在同樣范圍。串聯(lián)的電容和過孔對于信號頻率形成一個陷波濾波器，使之能有效的去耦。868?MHz?時，33?p?F?電容是一個理想的選擇。除了RF?去耦的小值電容，一個大值電容也應放置在電源線路上去耦低頻，可選擇一個2.?2?μF陶瓷或10μF?的鉭電容。

(4)?電源的星形布線

星形布線是模擬電路設計中眾所周知的技巧(如圖1所示)?。星形布線———電路板上各模塊具有各自的來自公共供電電源點的電源線路。在這種情況下，星形布線意味著電路的數(shù)字部分和RF?部分應有各自的電源線路，這些電源線應在靠近IC?處分別去耦。這是一個隔開來自數(shù)字

部分和來自RF?部分電源噪聲的有效方法。如果將有嚴重噪聲的模塊置于同一電路板上，可以將電感(磁珠)?或小阻值電阻(10?Ω)?串聯(lián)在電源線和模塊之間，并且必須采用至少10?μF?的鉭電容作這些模塊的電源去耦。這樣的模塊如RS?232?驅(qū)動器或開關(guān)電源穩(wěn)壓器。

(5)?合理安排PCB?布局

為減小來自噪聲模塊及周邊模擬部分的干擾，各電路模塊在板上的布局是重要的。應總是將敏感的模塊(?RF部分和天線)?遠離噪聲模塊(微控制器和RS?232?驅(qū)動器)以避免干擾。

(6)?屏蔽RF?信號對其他模擬部分的影響

如上所述，RF?信號在發(fā)送時會對其他敏感模擬電路模塊如ADC?造成干擾。大多數(shù)問題發(fā)生在較低的工作頻段(如27?MHz)?以及高的功率輸出水平。用RF?去耦電容(100p?F)?連接到地來去耦敏感點是一個好的設計習慣。

(7)?在板環(huán)形天線的特別考慮

天線可以整體做在PCB?上。對比傳統(tǒng)的鞭狀天線，不僅節(jié)省空間和生產(chǎn)成本，機構(gòu)上也更穩(wěn)固可靠。慣例中，環(huán)形天線(loop?antenna)?設計應用于相對較窄的帶寬，這有助于抑制不需要的強信號以免干擾接收器。應注意到環(huán)形天線(正如所有其他天線)?可能收到由附近噪聲信號線路容性耦合的噪聲。它會干擾接收器，也可能影響發(fā)送器的調(diào)制。因此在天線附近一定不要布數(shù)字信號線路，并建議在天線周圍保持自由空間。接近天線的任何物體都將構(gòu)成調(diào)諧網(wǎng)絡的一部分，而導致天線調(diào)諧偏離預想的頻點，使收發(fā)輻射范圍(距離)?減小。對于所有的各類天線必須注意這一事實，電路板的外殼(外圍包裝)?也可能影響天線調(diào)諧。同時應注意去除天線面積處的地線層面，否則天線不能有效工作。

(8)?電路板的連接

如果用電纜將RF?電路板連接到外部數(shù)字電路，應使用雙絞線纜。每一根信號線必須和GND?線雙絞在一起(DIN/?GND?，?DOUT/?GND?，?CS/?GND?，?PWR?_?UP/?GND)?。切記將RF?電路板和數(shù)字應用電路板用雙絞線纜的GND線連接起來，線纜長度應盡量短。給RF?電路板供電的線路也必須與GND?雙絞(VDD/?GND)?。

4?結(jié)論

迅速發(fā)展的射頻集成電路為從事無線數(shù)字音頻、視頻數(shù)據(jù)傳輸系統(tǒng)，無線遙控、遙測系統(tǒng)，無線數(shù)據(jù)采集系統(tǒng)，無線網(wǎng)絡以及無線安全防范系統(tǒng)等設計的工程技術(shù)人員解決無線應用的瓶頸提供了最大的可能。同時，射頻電路的設計又要求設計者具有一定的實踐經(jīng)驗和工程設計能力。本文是筆者在實際開發(fā)中總結(jié)的經(jīng)驗，希望可以幫助眾多射頻集成電路開發(fā)者縮短開發(fā)周期，避免走不必要的彎路，節(jié)省人力和財力。
責任編輯；zl