加速。安排如下： 首先基于直方圖算法進(jìn)行FPGA架構(gòu)設(shè)計，這里主要考慮了如何加速以及FPGA資源的利用兩個因素；最后基于system Verilog搭建一個驗證系統(tǒng)。 FPGA設(shè)計架構(gòu) 不論是圖像灰度直方圖還是梯度直方圖，本質(zhì)上是對數(shù)據(jù)的分布進(jìn)行計數(shù)。從F
2020-12-10 16:37:20
2339 FPGA設(shè)計流程是利用EDA開發(fā)軟件和編程工具對FPGA芯片進(jìn)行開發(fā)的過程。FPGA的設(shè)計流程如上圖所示：包括設(shè)計定義、代碼實現(xiàn)、功能仿真、邏輯綜合、前仿真、布局布線、后仿真和板級調(diào)試等步驟！
2023-04-04 10:29:511281 可編程邏輯廠商逐步開始從可編程邏輯芯片供應(yīng)商向可編程邏輯系統(tǒng)商完成華麗轉(zhuǎn)身，正對EDA工具供應(yīng)商提出更高的要求。鑒于日益升溫的FPGA市場，EDA業(yè)者加碼布局，加速FPGA設(shè)計進(jìn)程、提高驗證效率，幫助廣大工程師在短時間內(nèi)進(jìn)行準(zhǔn)確無誤的設(shè)計。
2013-04-17 10:38:591788 時序分析器可以幫助找到延時最長的關(guān)鍵路徑，以便設(shè)計者改進(jìn)設(shè)計。對于結(jié)構(gòu)固定的設(shè)計，關(guān)鍵路徑法是進(jìn)行速度優(yōu)化的首選方法，可與其他方法配合使用。---在fpga設(shè)計中，面積優(yōu)化實質(zhì)上就是資源利用優(yōu)化，面積
2013-09-02 15:19:20
是借助于EDA開發(fā)工具，用原理圖、狀態(tài)機、布爾表達(dá)式、硬件描述語言等方法進(jìn)行系統(tǒng)功能及算法描述，設(shè)計實現(xiàn)并生成編程文件，最后通過編程器或下載電纜用目標(biāo)器件來實現(xiàn)?！ ?b class="flag-6" style="color: red">FPGA器件采用邏輯單元陣列（LCA
2008-06-26 16:16:11
的自動設(shè)計。EDA是現(xiàn)代電子設(shè)計技術(shù)的核心，在現(xiàn)代集成電路設(shè)計中占據(jù)重要地位。FPGA（Field Programmable Gate Array，現(xiàn)場可編程門陣列）作為可編程邏輯器件的典型代表，它的出現(xiàn)
2008-06-11 10:26:29
廣泛應(yīng)用在現(xiàn)代數(shù)字系統(tǒng)設(shè)計中。EDA技術(shù)與FPGA原理1．EDA技術(shù)特征---EDA是電子設(shè)計領(lǐng)域的一場革命，它源于計算機輔助設(shè)計（CAD，Computer Aided Design）、計算機輔助制造
2008-06-27 10:26:34
摘 要：EDA技術(shù)是現(xiàn)代電子設(shè)計技術(shù)的核心，它在現(xiàn)代集成電路設(shè)計中占據(jù)重要地位。隨著深亞微米與超深亞微米技術(shù)的迅速發(fā)展，FPGA設(shè)計越來越多地采用基于VHDL的設(shè)計方法及先進(jìn)的EDA工具。本文詳細(xì)
2019-06-18 07:33:04
摘 要：EDA技術(shù)是現(xiàn)代電子設(shè)計技術(shù)的核心，它在現(xiàn)代集成電路設(shè)計中占據(jù)重要地位。隨著深亞微米與超深亞微米技術(shù)的迅速發(fā)展，FPGA設(shè)計越來越多地采用基于VHDL的設(shè)計方法及先進(jìn)的EDA工具。本文詳細(xì)
2019-06-27 08:01:28
FPGA可以設(shè)計成單片機，但是FPGA設(shè)計成的單片機可以用C語言進(jìn)行編程嗎？
2014-12-07 14:07:29
請問：
FPGA可以用來做數(shù)字電源嗎？有參考設(shè)計案例嗎？
FPGA和DSP做數(shù)字電源的優(yōu)缺點是什么？
2024-01-08 22:24:13
片風(fēng)險，使用方便?！ ?.通過開發(fā)工具在計算機上完成設(shè)計，電路設(shè)計周期短。 4.不需要設(shè)計人員了解很深的IC知識，EDA軟件易學(xué)易用。 5.通過FPGA和CPLD開發(fā)的系統(tǒng)成熟后，可以進(jìn)行ASIC設(shè)計，形成批量生產(chǎn)。
2020-07-16 10:46:21
方便取下焊上的那種。這樣出了問題還可以方便地調(diào)試。對FPGA芯片的配置中，可以采用AS模式的方法，如果采用EPCS的芯片，通過一條下載線進(jìn)行燒寫的話，那么開始的“nCONFIG，nSTATUS”應(yīng)該上拉
2017-11-22 09:37:02
據(jù)流并行等方式進(jìn)行計算加速。FPGA/ASIC在使用時硬件功能模塊已固定，無需分支判斷等復(fù)雜控制邏輯，同時大大降低了訪存次數(shù)。因此在能效上可以比 CPU 高出1到2個數(shù)量級。ASIC是一種專用的芯片
2017-04-15 16:17:41
的是，FPGA可以采用IP內(nèi)核技術(shù)，以通過繼承、共享或購買所需的知識產(chǎn)權(quán)內(nèi)核提高其開發(fā)進(jìn)度。而利用EDA工具進(jìn)行設(shè)計、綜合和驗證，則可加速設(shè)計過程，降低開發(fā)風(fēng)險，縮短了開發(fā)周期，效率高而且更能適應(yīng)市場。
2019-11-01 07:40:10
到了廣泛應(yīng)用。在通信領(lǐng)域，FPGA可以用于實現(xiàn)協(xié)議轉(zhuǎn)換、信號處理、高速數(shù)據(jù)傳輸?shù)裙δ?；在嵌入式系統(tǒng)中，FPGA可以用于構(gòu)建高性能的處理器、控制器和接口等；在科學(xué)研究中，FPGA可以用于加速計算、模擬
2023-11-13 15:43:00
我剛買了新的NEXYS4 DDR板，我已經(jīng)安裝并使用了Vivado套件。我的問題是我可以用FPGA做些什么？我是一名計算機/電氣學(xué)生，我之所以采用這種邏輯與實驗課是因為我已經(jīng)參加了我學(xué)校提供的常規(guī)
2020-05-05 07:28:08
可以用FPGA做硬件防火墻嗎？以及如何做呢？
2015-09-21 11:40:46
BOARD EVAL FPGA BLACKFIN EXTENDR
2023-03-30 12:06:40
MODULE USB-TO-FPGA TOOL W/MANUAL
2023-04-06 11:27:29
MODULE USB-TO-FPGA SPARTAN3
2023-04-06 11:27:13
MODULE USB-TO-FPGA SPARTAN 3A
2023-04-06 11:27:11
使用XINTF總線進(jìn)行通訊進(jìn)行數(shù)據(jù)傳輸，DSP，FPGAIO全部引出 這樣就可以很容易的將主控板融入到嵌入式系統(tǒng)中，需要什么外設(shè)可以直接裝在主控板上，可以用來控制電機，可以用來做數(shù)據(jù)采集系統(tǒng)。將外部
2016-07-18 16:59:22
可以用來控制電機，可以用來做數(shù)采系統(tǒng)。最小系統(tǒng)圖，將外部接口全部印出來，自己可以隨便做計，電機控制，數(shù)據(jù)采集，串口，can，485，AD，應(yīng)有盡有設(shè)。DSP28335+FPGA外掛AD760616位
2016-07-16 14:32:23
USB 芯片和軟件廠商飛特蒂亞(FTDI)公司發(fā)布一款靈活而強大的開發(fā)平臺 Morph-IC-II，可加速基于FPGA的應(yīng)用與制作，并簡化先進(jìn)邏輯電路設(shè)計中整合高速480Mbit/s USB通訊作業(yè)
2019-07-03 08:29:05
請問NI DAQ系列可以用來控制步進(jìn)電機嗎？ 要求脈沖間隔0.1ms以下。如果不能的話，想用Labview編程只能靠FPGA卡嗎？淘寶賣的維宏控制卡之類可以嗎？
2018-04-12 15:00:09
BOARD EVAL FOR ORCA OR4E6 FPGA
2023-03-30 11:49:36
FPGA是一種可編程器件,用硬件描述語言進(jìn)行編程使之擁有你所需要的功能,基本上就是EDA了吧。我這個打個比方,比如一個FPGA是一張白紙,通過EDA,在白紙上寫一個字,那么這個FPGA就只有顯示
2018-08-15 11:35:09
TINYFPGA AX1
2024-03-14 22:18:36
TINYFPGA AX2
2024-03-14 22:18:36
TINYFPGA BX
2024-03-14 22:18:36
VIRTEX-5FPGA - DC and Switching Characteristics - Xilinx, Inc
2022-11-04 17:22:44
一個設(shè)計缺陷，你可以立即對其進(jìn)行重新編程設(shè)計。FPGA還允許你實現(xiàn)硬件運算功能，而這在以前的實現(xiàn)成本是很高的。CPU流水線與FPGA邏輯之間緊密結(jié)合，這樣就可以創(chuàng)建高性能軟件加速器。圖1的模塊框圖顯示
2015-02-02 14:18:19
本帖最后由 超級開發(fā)板 于 2017-8-1 15:39 編輯
鋯石A4 FPGA不僅可以用來學(xué)習(xí)和開發(fā)，還能用來娛樂，由于FPGA可編程電路的特性，它能變成任意一種電子芯片，變成電子鋼琴當(dāng)然
2017-08-01 15:27:19
為什么FPGA可以用來實現(xiàn)組合邏輯電路和時序邏輯電路呢？
2023-04-23 11:53:26
代碼加速和代碼轉(zhuǎn)換到硬件協(xié)處理器的方法如何采用FPGA協(xié)處理器實現(xiàn)算法加速？
2021-04-13 06:39:25
器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物， 是作為專用集成電路（ ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 簡而言之， FPGA 就是一個可以
2022-01-25 06:45:52
接上高速網(wǎng)線（如40 Gbps或100 Gbps），它可以處理任意大小的數(shù)據(jù)包，而無需像CPU那樣先從網(wǎng)卡接收數(shù)據(jù)包再進(jìn)行處理。這不僅提高了吞吐量，還降低了延遲。因此，在云計算數(shù)據(jù)中心中，FPGA可以用于加速
2024-02-21 16:10:49
腳本進(jìn)行FPGA的引腳分配。前面對ext_clk的引腳分配，我們可以用如下語句實現(xiàn)。set_location_assignment PIN_E15 -to ext_clk語法
2016-09-17 17:50:15
基于EDA技術(shù)的FPGA設(shè)計計算機應(yīng)用，不看肯定后悔
2021-05-06 06:24:27
對傳統(tǒng)電子系統(tǒng)設(shè)計方法與現(xiàn)代電子系統(tǒng)設(shè)計方法進(jìn)行了比較,引出了基于EDA技術(shù)的現(xiàn)場可編程門陣列(FPGA)電路,提出現(xiàn)場可編程門陣列(FPGA) 是近年來迅速發(fā)展的大規(guī)?？删幊虒Ｓ眉呻娐?ASIC
2019-11-01 07:24:42
(Electronic Design Automation)具有一定的代表性。EDA技術(shù)是一種基于芯片的現(xiàn)代電子系統(tǒng)設(shè)計方法。它的優(yōu)勢主要集中在能用HDL語言進(jìn)行輸入、進(jìn)行PEn(可編程器件)的設(shè)計與仿真等系統(tǒng)
2019-10-08 08:02:17
對傳統(tǒng)電子系統(tǒng)設(shè)計方法與現(xiàn)代電子系統(tǒng)設(shè)計方法進(jìn)行了比較，引出了基于EDA技術(shù)的現(xiàn)場可編程門陣列（FPGA）電路，提出現(xiàn)場可編程門陣列（FPGA）是近年來迅速發(fā)展的大規(guī)?？删幊虒Ｓ眉呻娐罚ˋSIC
2019-09-03 06:17:15
FPGA加速卡是如何產(chǎn)生的？主要的FPGA加速卡產(chǎn)品有哪些？基于加速卡的FPGA生態(tài)系統(tǒng)布局是怎樣的？
2021-06-17 06:07:15
加速度計是一種應(yīng)用十分廣泛的慣性傳感器，它可以用來測量運動系統(tǒng)的加速度。目前的加速度計大多采用微機電技術(shù)（MEMS）進(jìn)行設(shè)計和制造的微型加速度計，由于采用了微機電技術(shù)，其設(shè)計尺寸大大縮小，一個
2020-11-25 06:17:24
多種EDA工具的FPGA設(shè)計方案
2012-08-17 10:36:17
1. 避免“劉姥姥進(jìn)大觀園”。就需要學(xué)習(xí)了解其基礎(chǔ)理論，引進(jìn)其基礎(chǔ)理論。要與世界的前沿EDA理論動態(tài)接軌。不要過分熱衷于工具中的說明書，FPGA芯片的手冊等產(chǎn)品資料，要在西方的學(xué)術(shù)文獻(xiàn)中得到前沿信息
2018-03-02 11:32:01
速度可能比在傳統(tǒng)CPU上運行要快100倍。FPGA中包含數(shù)百萬的可編程邏輯塊，可以用來同時進(jìn)行許多操作，具有并行性和并發(fā)性的優(yōu)點。在編寫代碼時，工程師可以利用這種并行體系結(jié)構(gòu)，將問題分解為結(jié)構(gòu)良好、自
2017-12-15 09:09:32
你好，我目前正在設(shè)計一個LVDS接收器和DAC ASIC。DAC是12位。我需要使用來自FPGA / Eval板的LVDS信號進(jìn)行測試。任何人都可以推薦我可以用來測試我的ASIC的評估板或FPGA嗎？謝謝。問候，尼基爾
2019-09-19 12:27:09
盤古PGX-Mini 4K開發(fā)板，目前來說是一款性價比比較高的開發(fā)板，他用來入門FPGA怎么樣？
2024-03-16 07:17:45
FPGA可以用純C語言開發(fā)嗎？
2023-10-31 08:26:46
你好，我目前正在設(shè)計一個LVDS接收器和DAC ASIC。DAC是12位。我需要使用來自FPGA / Eval板的LVDS信號進(jìn)行測試。任何人都可以推薦Xilinx的評估板或FPGA，我可以使用它來測試我的ASIC嗎？謝謝。問候，尼基爾
2019-08-28 07:03:41
全球領(lǐng)先的中文互聯(lián)網(wǎng)搜索引擎提供商百度正在采用賽靈思FPGA加速其中國數(shù)據(jù)中心的機器學(xué)習(xí)應(yīng)用。兩家公司正合作進(jìn)一步擴大FPGA加速平臺的部署規(guī)模。新興應(yīng)用的快速發(fā)展正日漸加重計算工作的負(fù)載，數(shù)據(jù)中心
2016-12-15 17:15:52
上EasyGo FPGA Solver中的FPGA Coder解算軟件，可以將用戶靈活搭建的模型直接下載至FPGA中運行，而不需要進(jìn)行FPGA的編譯，最
2022-05-19 09:16:05
。EasyGo FPGA Solver 的優(yōu)點在于，能夠?qū)imulink的圖形化模型利用解算器軟件轉(zhuǎn)化成FPGA執(zhí)行的代碼，而不需要進(jìn)行FPGA的編譯
2022-05-19 09:21:43
EDA Tools in FPGA用于開發(fā)FPGA的EDA工具:隨著集成電路和計算機技術(shù)的發(fā)展，越來越多的公司不斷的開發(fā)出更加好用的EDA工具給廣大的技瑯人員。現(xiàn)在無論是軟件的開發(fā)
2009-12-05 16:10:24
0 FPGA設(shè)計的指導(dǎo)原則:這里“面積”指一個設(shè)計消耗FPGA/CPLD 的邏輯資源的數(shù)量，對于FPGA 可以用所消耗的觸發(fā)器（FF）和查找表（LUT）來衡量，更一般的衡量方式可以用設(shè)計所占用的等
2010-01-11 09:01:35107 EDA（CPLD/FPGA）技術(shù)概述
主要術(shù)語摘要：* EDA（電子設(shè)計自動化）：Electronic Design Automation* ISP（在系統(tǒng)可編程）：In System Programmabl
2008-09-24 10:10:342418 基于多種EDA工具的FPGA設(shè)計
介紹了利用多種EDA工具進(jìn)行FPGA設(shè)計的實現(xiàn)原理及方法,其中包括設(shè)計輸入、綜合、功能仿真、實現(xiàn)、時序仿真、配置下載等具體內(nèi)容。并以實
2009-05-14 18:38:38854 
摘 要：在FPGA開發(fā)的各個階段，市場為我們提供了很多優(yōu)秀的EDA工具。面對眼花繚亂的EDA工具，如何充分利用各種工具的特點，并規(guī)劃好各種工具的協(xié)同使用，對FPGA
2009-06-20 10:51:14692 摘要：介紹了利用多種EDA工具進(jìn)行FPGA設(shè)計的實現(xiàn)原理及方法，其中包括設(shè)計輸入、綜合、功能仿真、實現(xiàn)、時序仿真、配置下載等具體內(nèi)容。并以實際操作介紹了
2009-06-20 11:42:45522 
MP3不僅是用來聽的，也可以用來玩的
以VX系列MP3為例，將固件及其升級所帶來的好處做一些案例性的介紹，可以將MP3與手機的使用做
2010-02-02 11:42:15615 多種EDA工具的FPGA設(shè)計方案
概述：介紹了利用多種EDA工具進(jìn)行FPGA設(shè)計的實現(xiàn)原理及方法,其中包括設(shè)計輸入、綜合、功能仿真、實現(xiàn)、時序仿真、配
2010-05-25 17:56:59670 
摘 要：EDA技術(shù)是現(xiàn)代電子設(shè)計技術(shù)的核心，它在現(xiàn)代集成電路設(shè)計中占據(jù)重要地位。隨著深亞微米與超深亞微米技術(shù)的迅速發(fā)展，FPGA設(shè)計越來越多地采用基于VHDL的設(shè)計方法及先進(jìn)的E
2011-05-27 10:50:582731 對傳統(tǒng)電子系統(tǒng)設(shè)計方法與現(xiàn)代電子系統(tǒng)設(shè)計方法
進(jìn)行了比較,引出了基于
EDA技術(shù)的現(xiàn)場可編程門陣列(
FPGA)電路,提出現(xiàn)場可編程門陣列(
FPGA) 是近年來迅速發(fā)展的大規(guī)?？删幊虒Ｓ眉呻?/div>
2011-09-19 17:18:19750 基于FPGA的侵徹加速度信號采集系統(tǒng)設(shè)計_董勝飛
2017-01-13 21:40:362 到底FPGA和單片機有什么區(qū)別呢？根據(jù)我的經(jīng)驗，可以用下面進(jìn)行概述。
2017-02-11 08:00:0442273 基于FPGA的EDA綜合實驗系統(tǒng)設(shè)計_趙剛
2017-03-19 11:38:262 在數(shù)據(jù)中心引入 FPGA 并實現(xiàn)云化加速業(yè)務(wù)成為必然趨勢。隨著華為云 FPGA 加速服務(wù)的推出，打破原有 FPGA 開發(fā)、測試和應(yīng)用存在的較高門檻，開啟了一個顛覆 FPGA 開發(fā)的新時代！
2017-10-10 10:49:174798 
基于FPGA的通用CNN加速器整體框架如下，通過Caffe/Tensorflow/Mxnet等框架訓(xùn)練出來的CNN模型，通過編譯器的一系列優(yōu)化生成模型對應(yīng)的指令;同時，圖片數(shù)據(jù)和模型權(quán)重數(shù)據(jù)按照優(yōu)化規(guī)則進(jìn)行預(yù)處理以及壓縮后通過PCIe下發(fā)到FPGA加速器中
2017-10-27 14:09:589882 
近日，百度云與聯(lián)捷計算科技（CTAccel）共同推出基于FPGA的圖像加速解決方案（CIP，CTAccel Image Processor），實現(xiàn)對JPEG轉(zhuǎn)碼JPEG、JPEG轉(zhuǎn)碼WebP(M6)等進(jìn)行FPGA加速的功能，聚焦社交平臺、新聞網(wǎng)站、電商、云相冊等場景。
2019-06-18 14:35:551475 FPGA可以用來做高速信號處理，一般如果AD采樣率高，數(shù)據(jù)速率高，這時就需要FPGA對數(shù)據(jù)進(jìn)行處理，比如對數(shù)據(jù)進(jìn)行抽取濾波，降低數(shù)據(jù)速率，使信號容易處理，傳輸，存儲。
2019-07-10 17:48:586607 FPGA的優(yōu)勢有三個方面：1）通信高速接口設(shè)計。FPGA可以用來做高速信號處理，一般如果AD采樣率高，數(shù)據(jù)速率高，這時就需要FPGA對數(shù)據(jù)進(jìn)行處理。
2020-01-10 15:46:211073 我們知道，FPGA的頻率一般只有幾百MHz，而CPU的頻率卻高達(dá)數(shù)GHz。那么，有不少網(wǎng)友心中就有一個疑問：為什么FPGA主頻比CPU慢，但卻可以用來幫CPU做加速?。 今天，EDN就和大家
2020-11-20 09:56:163582 對FPGA進(jìn)行上板調(diào)試時，使用最多的是SignalTap，但SignalTap主要用來抓取信號時序，當(dāng)需要發(fā)送信號到FPGA時，Jtag Master可以發(fā)揮很好的作用，可以通過Jtag Master對FPGA進(jìn)行讀寫測試
2022-02-16 16:21:361898 
我們知道，FPGA的頻率一般只有幾百MHz，而CPU的頻率卻高達(dá)數(shù)GHz。那么，有不少網(wǎng)友心中就有一個疑問：“為什么FPGA主頻比CPU慢，但卻可以用來幫CPU做加速?”。
2022-03-25 09:45:151378 這里的面積指一個設(shè)計消耗FPGA/CPLD的邏輯資源的數(shù)量，對于FPGA可以用消耗的FF（觸發(fā)器）和LUT（查找表）來衡量，更一般的衡量方式可以用設(shè)計所占的等價邏輯門數(shù)。
2022-10-17 17:50:17637 新技術(shù)星期二：加速 FPGA 計算的 2 張卡
2022-12-30 09:40:20539 多數(shù)FPGA芯片上沒有ADC的功能，而一些應(yīng)用則需要用到ADC對一些模擬信號，比如直流電壓等進(jìn)行量化，有沒有特別簡單、低成本的實現(xiàn)方法呢？
2023-04-25 11:18:443143 
多數(shù)FPGA芯片上沒有ADC的功能，而一些應(yīng)用則需要用到ADC對一些模擬信號，比如直流電壓等進(jìn)行量化，有沒有特別簡單、低成本的實現(xiàn)方法呢？
2023-04-25 11:19:03895 這里的面積指一個設(shè)計消耗 FPGA/CPLD 的邏輯資源的數(shù)量，對于 FPGA 可以用消耗的 FF(觸發(fā)器)和 LUT(查找表)來衡量，更一般的衡量方式可以用設(shè)計所占的等價邏輯門數(shù)。
2023-05-04 17:52:24386 
mos管可以用來轉(zhuǎn)電源極性嗎？ MOS管是一個基本的電子元件，由于其高頻特性、低開關(guān)電阻和低噪聲水平而得到了廣泛的應(yīng)用。它也被稱為“金屬氧化物半導(dǎo)體場效應(yīng)晶體管”（MOSFET）。 它是一種晶體管
2023-09-17 09:57:17442 電子發(fā)燒友網(wǎng)站提供《基于FPGA的加速基礎(chǔ)知識.pdf》資料免費下載
2023-09-18 10:12:200 加速FPGA選擇和系統(tǒng)設(shè)計的架構(gòu)探索
2022-12-30 09:21:103 任務(wù)是將邏輯元件與連接線路進(jìn)行合理的布局和布線，以實現(xiàn)性能優(yōu)化和電路連接的可靠性。然而，FPGA布局布線的過程通常是一項繁瑣且耗時的任務(wù)，因此加速布局布線算法的研究具有重要意義。本文將詳盡探討FPGA布局布線算法加速的方法與技術(shù)，分析其理論基礎(chǔ)和實踐應(yīng)用。 FPGA布局布
2023-12-20 09:55:13200 已全部加載完成
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論