Bops內(nèi)核旨在為這些應用程序提供可擴展的性能和低功耗。每個內(nèi)核每秒將執(zhí)行32億次16位操作，時鐘頻率為200 MHz。該架構(gòu)支持8位，16位或32位操作數(shù)的固定和浮點數(shù)學運算。使用32位操作數(shù)，性能大約為每秒10億次浮點運算。

知識產(chǎn)權(quán)（IP）內(nèi)核適用于I/O外設(shè)和內(nèi)存，甚至適用于專用片上系統(tǒng)（SoC）設(shè)計的其他處理器。 Kepple表示，1999年銷售額約為4億美元，SoC市場每年增長50％。

就其本身而言，Bops內(nèi)核不運行控制代碼，而是作為ARM或MIPS處理器內(nèi)核的松散耦合協(xié)處理器。核心由兩個元素組成：用于控制和順序功能的序列處理器（SP），以及用于并行任務的從屬處理元件（PE）。雖然它與單個媒體訪問控制器（MAC）和算術(shù)邏輯單元（ALU）對話，但是單指令，多數(shù)據(jù)類SP包含三個并行級別：并行數(shù)據(jù)（通過數(shù)據(jù)存儲器），并行指令（通過VLIW） Kepple說，指令存儲器）和并行處理器（通過指令地址單元）。

不同版本的Bops核心將SP和PE并聯(lián)和串聯(lián)組合在一起 - 實際上是一個矩陣 - 用于各種性能組合。例如，Bops2010包括一個SP和一個1×1矩陣的PE。 Bops2020包括一個SP和兩個1x2矩陣的PE; Bops2040包括一個SP和4個4×4矩陣的PE。

集群交換機在后臺執(zhí)行DMA控制器傳輸，并平衡矩陣中的活動。因此，根據(jù)Kepple的說法，在100 MHz時，Bops2040內(nèi)核將在2.2微秒（213個周期）內(nèi)執(zhí)行256點快速傅里葉變換。 Kepple說，TI C6X在同一操作中需要13.3微秒（200 MHz時為2,660個周期）。他說，與C6X相比，Bops2040的芯片尺寸僅為四分之一，功耗僅為四分之一，內(nèi)存和總線帶寬的五分之一。

與任何并行處理器一樣，編程仍然是個問題。本周推出的新軟件開發(fā)工具旨在增強可編程性--Kepple稱之為DSP標準的“第四個P”（性能，功耗和處理之后）。除了基本的DSP庫之外，Bops工具集還包括系統(tǒng)仿真器，指令集仿真器，GNU-C編譯器，GNU匯編器和鏈接器，VLIW指令打包器和寄存器分配器，以及用于編譯器和矢量庫的編譯器和矢量庫。 MATLAB軟件

世界上只有大約60,000名DSP程序員能夠使用匯編語言，相比之下，有600萬能夠使用C語言工作，Kepple說。任何編程工具的目標都是利用C語言程序員的基礎(chǔ)。

VLIW處理器，如德州儀器公司的C6X，使用C編譯器。他們的問題是，他們生產(chǎn)的匯編代碼永遠不如手動編碼產(chǎn)生的匯編代碼，并且在電池供電的IP核或SoC上永遠不能容忍隨后浪費的機器周期。 Bops聲稱其C編譯器是市場上最高效的編譯器之一。除了指令級編譯外，它的編譯器還將處理打包數(shù)據(jù)和多處理器系統(tǒng)。

編譯器效率最小化程序員調(diào)整。 Kepple說，需要進行一定數(shù)量的代碼調(diào)整，以最大限度地減少程序分支的處罰，并平衡并行處理器之間的負載。

Bops之前推出了Xemulator，它允許設(shè)計人員在基于FPGA的硬件中試用基于Bops的設(shè)計。在DesignCon上宣布的一項新營銷計劃允許那些對該架構(gòu)非常感興趣的潛在Bops IP客戶通過從Bops接收除寄存器傳輸級代碼之外的所有內(nèi)容來完成SoC設(shè)計和仿真。因此，與Bops IP的SoC設(shè)計工作可以與許可協(xié)商同時完成，Kepple說。