chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

EUV工藝不同多重圖形化方案的優(yōu)缺點及新的進展研究

電子工程師 ? 來源:郭婷 ? 作者:網(wǎng)絡(luò)整理 ? 2019-09-05 11:45 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

2019年,EUV光刻(EUVL)將達到一個重要的里程碑。經(jīng)過多年的等待,先進光刻技術(shù)終于進入大批量生產(chǎn)。EUVL將率先用于7nm節(jié)點(IMEC N8或代工廠N7)邏輯后段(BEOL)的最關(guān)鍵金屬層和通孔。與此同時,研究中心正在探索未來技術(shù)節(jié)點的選擇,這些節(jié)點將逐步納入更多的EUVL印刷結(jié)構(gòu)。在本文的第一部分,imec的干法蝕刻研發(fā)工程師Stefan Decoster比較了在N3及更先進技術(shù)節(jié)點下,不同的多重圖形化方案的優(yōu)缺點。

與過去相比,研究人員現(xiàn)在已經(jīng)將EUVL作為存儲器關(guān)鍵結(jié)構(gòu)的圖形化工藝的一個選項,例如DRAM的柱體結(jié)構(gòu)及STT-MRAM的MTJ。在本文的第二部分,IMEC的研發(fā)工程師Murat Pak提出了幾種STT-MRAM關(guān)鍵結(jié)構(gòu)的圖形化方案。

在后段引入EUV多重顯影

今年,一些主要的代工廠將首次在其大批量生產(chǎn)線中使用EUVL來處理邏輯7nm(N7)芯片。它們將EUVL引入BEOL的最關(guān)鍵金屬層(local M0至M3),以及互連這些金屬層的過孔中。在這些層中,線和溝槽具有36-40nm量級的節(jié)距。溝槽與溝槽的隔斷相互垂直,以便在連續(xù)溝槽中產(chǎn)生隔斷。下一個技術(shù)節(jié)點N5會運用到28到32nm之間的金屬節(jié)距。

“2017年,我們已經(jīng)證明這些32nm節(jié)距線可以在一次曝光中直接用EUVL進行圖形化,”Stefan Decoster補充道?!盎蛘撸梢允褂没旌线x項,其中基于193i的SAQP與EUV block相結(jié)合。”

圖示采用193nm浸入式SAQP圖形化的32nm節(jié)距M2層,以及直接由EUV圖形化制作的隔斷(block)。

從EUV單次顯影到EUVL多重顯影

同時,很明顯,EUVL單次曝光已經(jīng)達到了32納米到30納米節(jié)距的極限。Stefan Decoster:“超過30nm節(jié)距,使用當前的EUVL技術(shù)(即0.33數(shù)值孔徑(NA))需要采用多重圖形化技術(shù),進一步縮小尺寸。這些技術(shù)通常涉及將芯片圖案分成兩個或更多個更簡單的掩模,并且可以以不同的風格存在。EUV多重顯影將比原先想象的更早推出, 主要是由于存在隨機失效?!斑@些失效在極小的特征尺寸下開始變得更加明顯,并且限制了EUV單次曝光的實際分辨率。

IMEC N5技術(shù)節(jié)點的多重顯影方案

在實踐中,這意味著IMEC N5(或代工廠N3)技術(shù)節(jié)點具有21nm的金屬節(jié)距,這需要EUVL multi-patterning,例如SADP或LELE,當然,IMEC還提供了另外兩種方案,即193iSAQP,193i SAOP,仍然可以實現(xiàn)這些尺寸的線和溝槽。在成本,光刻質(zhì)量和工藝流程的復(fù)雜性方面,這些技術(shù)中的每一種都具有其自身的優(yōu)點和缺點。

“然而,EUVL single patterning 并不止步于此,”Stefan Decoster澄清道?!拔覀冾A(yù)計更松弛的金屬層(例如M4至M7層)和關(guān)鍵過孔仍然可以利用EUVL單次曝光來實現(xiàn)。此外,IMEC和ASML正在開發(fā)下一代high-NA EUVL系統(tǒng)(NA =0.55),以進一步提高單次曝光的分辨率?!?/p>

IMEC N5以下:16 nm節(jié)距的圖形化方案

IMEC的研究人員探索了四種不同的圖形化方案,用于制作20nm節(jié)距以下的圖形:基于193i的SAOP方案,基于EUV的SADP方案,基于EUV的SAQP方案和EUV SALELE方案。Stefan Decoster:“這四種方案都可以制作16nm節(jié)距的線。然而,它們在流程復(fù)雜性,成本,可擴展性和設(shè)計自由度方面存在差異,這些都是行業(yè)的重要考慮因素。我們還發(fā)現(xiàn),線邊緣粗糙度(LER)仍然是主要關(guān)注點?!?/p>

193nm 浸沒式光刻仍然可以完成這項工作

在這些激進的節(jié)距下,193nm浸沒式光刻只能與SAOP結(jié)合使用 ,從128nm節(jié)距開始經(jīng)歷三次圖形倍增最終達到16nm節(jié)距。Stefan Decoster指出,193i SAOP的優(yōu)點是線條邊緣粗糙度(LER)小,但一個固有的缺點是極其漫長而復(fù)雜的工藝流程,這給過程控制和成本帶來了挑戰(zhàn)。

使用EUVL multi-patterning可以使flow變短

“出于這個原因,我們還探索了‘較短的’基于EUVL的圖形化方案,即EUV的SADP”,Stefan Decoster補充道,“為了實現(xiàn)這種圖形化方法,EUV光刻的起始節(jié)距必須為32nm。雖然目前的EUVL技術(shù)仍然能夠制作32nm節(jié)距線,但是所得到的線寬不能小于16nm。因此,我們不得不應(yīng)用額外的trim技術(shù)來實現(xiàn)在32nm節(jié)距下8nm的線寬(mandrel)。采用SADP技術(shù),這種節(jié)距可以成功地降低到16nm?!?6 nm節(jié)距的圖形也可以采用更具可擴展性的EUVL SAQP方法,從更寬松的64nm節(jié)距開始。然而,對于這些基于EUV的多重圖形化方法,線邊緣粗糙度(LER)仍然是一個重要問題。該團隊認為,這種LER可以進一步降低,例如通過選擇恰當?shù)墓饪棠z材料和改善光刻膠平滑性。

EUV工藝不同多重圖形化方案的優(yōu)缺點及新的進展研究

三種圖形化flow可實現(xiàn)16nm節(jié)距圖形(自上而下的SEM圖)頂部)基于EUV的SADP,(中)基于EUV的SAQP和(底部)193iSAOP。所有三個選項的LER均在8nm line和space的情況下測得。

為了優(yōu)化MTJ的LCDU,已經(jīng)提出并比較了不同的EUV光刻方案。MuratPak:“首先,我們考慮了不同的光刻膠,包括眾所周知的化學放大膠(CAR),以及兩種不同的MCR(含金屬)光刻膠。其次,我們的團隊篩選了不同的底層包括旋涂碳(SOC)和旋涂玻璃(SOG),并研究了它們對光刻膠性能的影響。最后,我們研究了不同的tonalites(相當于正膠和負膠的區(qū)別,編者注),特別是CAR光刻膠(做柱)和positive tone光刻膠加上tone反轉(zhuǎn)工藝(將孔變成柱)?!霸搱F隊還研究了光刻膠上的LCDU的改進是否會轉(zhuǎn)移到了蝕刻之后。以上所有實驗中的EUV都使用ASMLTWINSCAN NXE:3300B進行曝光。

EUV工藝不同多重圖形化方案的優(yōu)缺點及新的進展研究

tone反轉(zhuǎn)過程的圖示: (左)用正tone CAR光刻膠獲得的孔和(右)在tone反轉(zhuǎn)后獲得的柱。

三種有可能的方案 (如下圖,由編者添加)

其中一支MCR光刻膠搭配SOC和SOG均獲得了相對較好的LCDU結(jié)果。第三種方案是tone反轉(zhuǎn)工藝 ,最終也表現(xiàn)良好?!皩τ谒羞@三種方法,我們獲得了超過20%的LCDU的改進,”Murat Pak補充道?!斑@是整個工藝流程朝向1.55nm LCDU目標的重要一步?!睂τ谶@些有前景的光刻工藝方案,其他性能指標,如工藝窗口分析,柱圓度和尺寸均勻性均已通過驗證。

最容易使用的工具是CD-SEM(一種掃描電子顯微鏡),CD-SEM可被用于各種缺陷的檢測,但缺點在于觀察面積有限,一片完整的晶圓掃描下來需要幾個月。另一種工具是E-beam,掃描面積更大,缺點就是所使用的高能電子束對光刻膠有破壞性并且對晶圓級的掃描仍然不夠高效。一些公司采用多電子束掃描試圖解決速度問題,但如何保證上千束電子束的校準以及如何保障電子束彼此之間不能互相影響,是他們需要解決的問題。

光學缺陷檢測是每個人都想使用的終極方案,它的優(yōu)點是晶圓級別的掃描,而這正是工業(yè)界需要的。它的檢測靈敏度達到0.01/cm2。” Peter De Bisschop說。通過檢測光和軟件的研究和優(yōu)化,光學檢驗領(lǐng)域在最大限度地提高信噪比方面取得了很大的進步。

EUV工藝不同多重圖形化方案的優(yōu)缺點及新的進展研究

每種方法都有其優(yōu)缺點

此外,光學缺陷檢測能夠檢測非常小的缺陷也是要付出代價的。光學技術(shù)已被成功的應(yīng)用于一些尺寸比較大的例如粒子缺陷檢測,“但是現(xiàn)在,缺陷變得如此之小,我們不禁要問自己,光學方法是否具有足夠高的靈敏度來檢測這些隨機缺陷,例如線的橋連或者孔的丟失?這仍然是懸而未決的問題。當然,對于尺寸較大的缺陷檢測,光學技術(shù)毫無疑問是不二選擇?!盤eter De Bisschop 說道。

所以,我們?nèi)匀蝗鄙僖粋€可以做所有事情的方法,每種技術(shù)各有其優(yōu)缺點。例如,對橋連的檢測,光學方法相比CD-SEM,二者表現(xiàn)出不同——但互補——的作用范圍。測量高密度缺陷時CD-SEM是很好的選擇,將CD-SEM測量的數(shù)據(jù)外推幾個量級,可以得到很合理的預(yù)測趨勢(如下圖)。同時,光學檢測方法對細微尺寸的橋連缺陷的檢測也有非常好的靈敏性。

EUV工藝不同多重圖形化方案的優(yōu)缺點及新的進展研究

機器學習的興起

機器學習可以使現(xiàn)有設(shè)備更加高效。CD-SEM比SEM-Review慢得多,因為前者對每一個像素點都進行精細掃描,而后者則只是粗略掃描?!爱斎粧呙杷俣仍娇?,就會犧牲分辨力以及靈敏度。不過,我們正在嘗試用機器學習——比如快速人臉識別技術(shù)——來提升對缺陷檢測的高質(zhì)量成像。如果行之有效的話,我們就可以大大加快電子束的掃描速度,wafer級別的掃描就不需要1000束電子了,100束足矣?!盤hilippe Leray說道。機器學習的另一個用途是制造過程的控制。在集成電路的制造過程中,一片晶圓會經(jīng)過大量的設(shè)備,每一個步驟都由精細的參數(shù)來控制,以及原位檢測。這個過程中則會產(chǎn)生大量的數(shù)據(jù)。比如,等離子體刻蝕深度的檢測,我們需要觀察等離子體的光譜,而圖像和光譜包含的信息則遠遠不只是“缺陷”或者深度。Philippe Leray說:“我們的想法是,在整個集成電路制造以及測量過程中,收集所有的數(shù)據(jù)來‘訓練’設(shè)備找出規(guī)律。設(shè)備對缺陷的理解是通過大量的數(shù)據(jù),計算并推測出關(guān)鍵尺寸(critical dimension, CD),或者發(fā)現(xiàn)不好的刻蝕。即使這些數(shù)據(jù)細微復(fù)雜到人力無法識別。”

隨機世界的認知

其實這些測量方法已經(jīng)揭示了隨機失效的概率和曝光尺寸的關(guān)系:隨著尺寸的減小,失效概率幾乎是指數(shù)式的增長,我們把這種關(guān)系叫做“隨機懸崖”(stochastic cliff)。對于密集結(jié)構(gòu),有兩種失效:隨著線條距離和接觸孔的尺寸的減小,線條的橋連或者接觸孔的丟失兩種缺陷則會急劇增長;而線條寬度或者接觸孔的距離的減小,線條斷裂或者接觸孔的重疊兩種缺陷會急劇增長。對于比較稀疏的結(jié)構(gòu),兩種失效機理都存在,但只有線條斷裂或者接觸孔丟失或造成實際缺陷。隨機懸崖不是唯一的問題。今年的SPIE先進光刻會議,IMEC首次向我們展示了他們的發(fā)現(xiàn):(橋連)缺陷的數(shù)量永遠不會減小到零,而是達到一個最小的常數(shù),我們稱之為瓶頸。這是一個很重要的發(fā)現(xiàn),揭示了缺陷形成的另一種機理。

雖然這種瓶頸的機理暫未可知,但其后果是很嚴重的。能夠制造的尺寸一定要遠離隨機懸崖,而且對于密集結(jié)構(gòu)兩個懸崖之間的無缺陷窗口會大大變小(見下圖a)。這是業(yè)界需要解決的問題。瓶頸現(xiàn)象的發(fā)現(xiàn),使得“即使是在無缺陷窗口,也并不表明就沒有缺陷?!盤eter De Bisschop解釋道。

EUV工藝不同多重圖形化方案的優(yōu)缺點及新的進展研究

(a) 兩種隨機懸崖之間存在一個可能的無缺陷窗口

EUV工藝不同多重圖形化方案的優(yōu)缺點及新的進展研究

(b) 對于特定的L/S (line/space)橋連缺陷的數(shù)量不會減小到零

不僅僅是曝光劑量,光刻膠材料也是很重要的因素。IMEC在減少隨機失效和線條糙度度方面取得了一些新的進展,他們通過順序滲透分析(SIS)——一種常用于定向自組裝(DSA)的現(xiàn)有技術(shù)——應(yīng)用到EUV光刻技術(shù)上,在光刻膠里面摻雜無機元素使其更堅硬牢固,從而提高制作圖形的質(zhì)量。

“由于有眾多參數(shù)需要調(diào)整,應(yīng)該存在一個參數(shù)的‘最優(yōu)設(shè)置’。不過可能性更大的是,沒有一個參數(shù)設(shè)置可以完全解決問題?!盤eter De Bisschop評論道,“基本上,我們希望在合理的時間內(nèi)得到這些最優(yōu)工藝參數(shù)。但很多設(shè)備有幾百種可能的參數(shù)設(shè)定組合,人力難以做到。這顯然是機器學習可以發(fā)揮的另一個領(lǐng)域?!盤hilippe Leray 道。

對失效的研究

對失效機理的理解可以更好的應(yīng)對缺陷,了解工藝參數(shù)對失效概率的具體影響。EUV波長很短,高能光子轟擊光刻膠,發(fā)生化學反應(yīng)。對這些化學反應(yīng)的研究可以有助于開發(fā)光刻膠以及底層吸收層。

IMEC和KM實驗室近期開始合作深入研究EUV光刻技術(shù)的基礎(chǔ)物理,使得在阿秒到皮秒級別研究EUV光子和光刻膠的化學反應(yīng)成為可能。目前,暫無其他實驗室有此實力。

EUV光子和光刻膠化學反應(yīng)的研究對于減少隨機失效至關(guān)重要

另一種揭露EUV光刻技術(shù)神秘面紗的方法是探測并量化光刻反應(yīng)過程中有哪些分子被釋放。光刻膠在吸收光子之后發(fā)生化學反應(yīng),光刻膠分子分解并形成新的化學鍵,另一部分物質(zhì)不穩(wěn)定從而逃逸。光刻膠上方的探測器可以探測到這部分逃逸分子并通過其質(zhì)量分析其成分。這部分化學產(chǎn)物在曝光之前并不存在,因而他們的產(chǎn)生可以揭示光刻化學反應(yīng)過程。另外,通過探測反應(yīng)產(chǎn)物,可以了解曝光劑量或者光刻膠材料對光刻化學反應(yīng)的影響。這樣,我們可以將光刻光學反應(yīng)對隨機失效類型或者概率的利弊聯(lián)系起來。

“當然,這些策略沒有一個能完全揭示隨機世界的面貌。但每一種方法都可以讓我們對隨機世界多一點了解,最后我們期望有一天,能完全了解隨機世界的機理?!盤eter De Bisschop總結(jié)道。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關(guān)注

    關(guān)注

    462

    文章

    53499

    瀏覽量

    458501
  • EUV
    EUV
    +關(guān)注

    關(guān)注

    8

    文章

    614

    瀏覽量

    88503
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    迅為iTOP-3568開發(fā)板?Linux驅(qū)動開發(fā)實戰(zhàn):menuconfig圖形化配置實驗

    迅為iTOP-3568開發(fā)板?Linux驅(qū)動開發(fā)實戰(zhàn):menuconfig圖形化配置實驗
    的頭像 發(fā)表于 11-24 15:29 ?475次閱讀
    迅為iTOP-3568開發(fā)板?Linux驅(qū)動開發(fā)實戰(zhàn):menuconfig<b class='flag-5'>圖形化</b>配置實驗

    集成電路制造中薄膜刻蝕的概念和工藝流程

    薄膜刻蝕與薄膜淀積是集成電路制造中功能相反的核心工藝:若將薄膜淀積視為 “加法工藝”(通過材料堆積形成薄膜),則薄膜刻蝕可稱為 “減法工藝”(通過材料去除實現(xiàn)圖形化)。通過這一 “減”
    的頭像 發(fā)表于 10-16 16:25 ?2526次閱讀
    集成電路制造中薄膜刻蝕的概念和<b class='flag-5'>工藝</b>流程

    PPEC電源DIY套件:圖形化算法編程,解鎖電力電子底層算法實踐

    智能設(shè)計平臺,為用戶提供了一個接觸和操作底層算法的便捷途徑。 用戶無需進行復(fù)雜的代碼編寫,可以一鍵套用工程模版,也可以通過圖形化界面自定義控制算法,就能夠輕松在實驗室有限的環(huán)境中制作實物電路,快速開發(fā)
    發(fā)表于 08-14 11:30

    芯片制造的四大工藝介紹

    這一篇文章介紹幾種芯片加工工藝,在Fab里常見的加工工藝有四種類型,分別是圖形化技術(shù)(光刻)?摻雜技術(shù)?鍍膜技術(shù)和刻蝕技術(shù)。
    的頭像 發(fā)表于 07-16 13:52 ?3014次閱讀
    芯片制造的四大<b class='flag-5'>工藝</b>介紹

    自對準雙重圖技術(shù)的優(yōu)勢與步驟

    在芯片制造中,光刻技術(shù)在硅片上刻出納米級的電路圖案。然而,當制程進入7納米以下,傳統(tǒng)光刻的分辨率已逼近物理極限。這時, 自對準雙重圖(SADP) 的技術(shù)登上舞臺, 氧化物間隔層切割掩膜 ,確保數(shù)十億晶體管的精確成型。
    的頭像 發(fā)表于 05-28 16:45 ?1203次閱讀
    自對準雙<b class='flag-5'>重圖</b>案<b class='flag-5'>化</b>技術(shù)的優(yōu)勢與步驟

    PPEC新品發(fā)布丨圖形化編程數(shù)字電源專用 ARM Cortex-M4 MCU

    PPEC32F334RBT7是森木磊石最新推出的圖形化編程數(shù)字電源專用ARMCortex-M4MCU,以全面圖形化零代碼編程為電源開發(fā)賦能,有效解決了傳統(tǒng)電源開發(fā)中代碼復(fù)雜、調(diào)試周期長、技術(shù)門檻高等
    的頭像 發(fā)表于 05-22 17:30 ?1119次閱讀
    PPEC新品發(fā)布丨<b class='flag-5'>圖形化</b>編程數(shù)字電源專用 ARM Cortex-M4 MCU

    PCBA 表面處理:優(yōu)缺點大揭秘,應(yīng)用場景全解析

    一站式PCBA加工廠家今天為大家講講PCBA加工如何選擇合適的表面處理工藝?PCBA表面處理優(yōu)缺點與應(yīng)用場景。在電子制造中,PCBA板的表面處理工藝對電路板的性能、可靠性和成本都有重要影響。選擇合適
    的頭像 發(fā)表于 05-05 09:39 ?1124次閱讀
    PCBA 表面處理:<b class='flag-5'>優(yōu)缺點</b>大揭秘,應(yīng)用場景全解析

    一場圖形化編程與樹莓派的“跨界聯(lián)姻”?

    的這一圖形化編程平臺,憑借其直觀的拖拽式界面和強大的數(shù)據(jù)處理能力,成為了工程師與創(chuàng)客們的“心頭好”。而近期,當LabVIEW與樹莓派Pico這一微型控制器相遇時,兩
    的頭像 發(fā)表于 04-17 16:03 ?1065次閱讀
    一場<b class='flag-5'>圖形化</b>編程與樹莓派的“跨界聯(lián)姻”?

    CMOS,Bipolar,F(xiàn)ET這三種工藝優(yōu)缺點是什么?

    在我用photodiode工具選型I/V放大電路的時候,系統(tǒng)給我推薦了AD8655用于I/V,此芯片為CMOS工藝 但是查閱資料很多都是用FET工藝的芯片,所以請教下用于光電信號放大轉(zhuǎn)換(主要考慮信噪比和帶寬)一般我們用哪種工藝
    發(fā)表于 03-25 06:23

    香港主機托管和國內(nèi)主機的優(yōu)缺點比較

    香港主機托管和國內(nèi)主機(以大陸主機為例)的優(yōu)缺點比較,主機推薦小編為您整理發(fā)布香港主機托管和國內(nèi)主機的優(yōu)缺點比較,希望對您有幫助。
    的頭像 發(fā)表于 02-05 17:42 ?676次閱讀

    東京站群服務(wù)器有哪些優(yōu)缺點

    東京站群服務(wù)器,作為部署在東京地區(qū)的服務(wù)器集群,專為站群優(yōu)化而建,其優(yōu)缺點如下,主機推薦小編為您整理發(fā)布東京站群服務(wù)器有哪些優(yōu)缺點
    的頭像 發(fā)表于 02-05 17:39 ?587次閱讀

    模擬量信號的應(yīng)用和優(yōu)缺點

    在現(xiàn)代工業(yè)自動、環(huán)境監(jiān)測、科學研究等領(lǐng)域,模擬量信號作為一種基本且重要的信號形式,扮演著不可或缺的角色。本文將對模擬量信號進行深度解析,探討其定義、工作原理、傳輸方式、應(yīng)用以及優(yōu)缺點,以期為相關(guān)領(lǐng)域的
    的頭像 發(fā)表于 02-03 11:26 ?2081次閱讀

    光譜傳感器的優(yōu)缺點

    光譜傳感器是一種能夠檢測并響應(yīng)光譜范圍內(nèi)不同波長光線的傳感器。以下是對其優(yōu)缺點的詳細分析:
    的頭像 發(fā)表于 01-27 15:28 ?1234次閱讀

    DCS控制系統(tǒng)的優(yōu)缺點分析

    DCS(分布式控制系統(tǒng))在工業(yè)自動中具有顯著的地位,其優(yōu)缺點分析如下: 優(yōu)點 高度集成和模塊 : 可以根據(jù)具體的工業(yè)需求進行定制和擴展。 模塊設(shè)計使得系統(tǒng)升級和維護更加方便,降低
    的頭像 發(fā)表于 12-27 16:43 ?2655次閱讀

    HDI盲埋孔電路板OSP工藝優(yōu)缺點

    Preservative)工藝是一種常見的選擇。以下是OSP工藝在HDI盲埋孔電路板上的優(yōu)缺點分析。 優(yōu)點 裸銅板焊接的所有優(yōu)點:OSP工藝能夠在焊接之前保證內(nèi)層銅箔不會被氧化,從而
    的頭像 發(fā)表于 12-04 17:25 ?3826次閱讀
    HDI盲埋孔電路板OSP<b class='flag-5'>工藝</b><b class='flag-5'>優(yōu)缺點</b>