很多小伙伴都知道在挑選內(nèi)存的時候不光要看頻率，還要看時序，或者叫延遲。也就是經(jīng)常標注在內(nèi)存表面，在測試軟件中也能看到的那些中間的帶短線連接的兩位數(shù)。不過要問它們到底具體代表什么意思，相信很多小伙伴就只能搖頭了。那咱們今天就來說一說它們的具體含義吧。

時序的意義非常簡單，因為訪問內(nèi)存數(shù)據(jù)需要幾個動作，這些數(shù)字就表示各個動作的延遲，或者說反應時間。其數(shù)字表示的是經(jīng)過幾個時鐘周期，比如3000MHz的內(nèi)存，一個22的延遲就表示需要22/3000M秒（7.3納秒）。也許3600MHz的同一個動作延遲是24，那么它就需要24/3600M秒（6.6納秒），后者看起來“延遲”大，但實際上比前者的動作還快一些。

那么，這些時序具體是什么動作呢？我們最常見的時序主要是“CL-tRCD-tRP-tRAS”，它們的含義依次為：

CL（CAS Latency）：列地址訪問的延遲時間，是時序中最重要的參數(shù)；

tRCD（RAS to CAS Delay）：內(nèi)存行地址傳輸?shù)搅械刂返难舆t時間；

tRP（RAS Precharge Time）：內(nèi)存行地址選通脈沖預充電時間；

tRAS（RAS Active Time）：行地址激活的時間。

這里要注意內(nèi)存的“行”與“列”的概念，它就是一種定位方式，用來幫助確定內(nèi)存中的模塊，對其中的數(shù)據(jù)進行讀寫。我們可以把內(nèi)存想象成一個網(wǎng)格，每個方格內(nèi)都存儲著不同的數(shù)據(jù)。CPU需要什么數(shù)據(jù)，就向內(nèi)存發(fā)來指令，比如想要C4位置的數(shù)據(jù)。

接下來內(nèi)存就要先確定數(shù)據(jù)具體在哪一行，所以時序的第二個參數(shù)tRCD就是代表這個時間，意思就是內(nèi)存控制器接收到行的指令后，需要等待多長時間才能訪問這一行。僅靠行指令內(nèi)存并不能哪一個數(shù)據(jù)才是CPU需要找的，所以tRCD的值是一個估值，而且是最大值，也就是找到“最里面”的數(shù)據(jù)需要多久。因此小幅改動這個值并不會影響內(nèi)存的性能表現(xiàn)。

內(nèi)存確定了行之后，要想找出數(shù)據(jù)，還得確定列。那么時序的第一個數(shù)字，也就是CL（CAS），表示內(nèi)存確定了行數(shù)之后，還得等待多長時間才能訪問具體列數(shù)的時間（時間周期）。確定了行數(shù)和列數(shù)之后，就能準確找到目標數(shù)據(jù)，所以CL是一個準確的值，所以它在時序當中是最關鍵的一個參數(shù)，任何改動都會影響內(nèi)存性能的發(fā)揮。

內(nèi)存時序的第三個參數(shù)tRP，就是如果我們找到這個數(shù)據(jù)后，根據(jù)CPU指令去尋找下一個數(shù)據(jù)，再確定另外一行所需要等待的時間。

第四個參數(shù)tRAS則可以簡單理解成是內(nèi)存寫入或者讀取數(shù)據(jù)的總時間，所以一般接近于前兩個參數(shù)，既CL和tRCD的和。

所以在保障穩(wěn)定性的前提下，同頻率內(nèi)存時序越低越好。那么，時序對內(nèi)存性能影響有多大呢？我們來看看內(nèi)存廠商自家的測試吧。

可以看到，內(nèi)存時序的降低確實可以提升內(nèi)存速度，不過主要變化還是在響應時間方面，而不是大家更關注的帶寬。要注意的是，廠商擁有更好的樣品和平臺，測試的時序修改是比較“猛烈”的，小伙伴們只能在消費級主板上超頻，實際上做到的修改幅度大約只相當于其中某兩個相鄰例子，很難重現(xiàn)從例1到例3這樣的大幅修改，更不要說從例1到例4了，大家實際操作的時候千萬不要貪多。