作者:貓叔
FPGA中乘法器是很稀缺的資源,但也是我們做算法必不可少的資源。7系列及之前的FPGA都是25x18的DSP,UltraScale中是27x18,我們可以通過調IP Core的方式或者原語的方式來進行乘法操作。在里面可以設置有符號還是無符號數(shù)乘法。
當然,我們也可以直接使用*符合來進行乘法,對于無符號的乘法
reg [7:0] ubyte_a; reg [7:0] ubyte_b; (* use_dsp48="yes" *) output reg[15:0] u_res; always @ ( posedge clk ) begin if(rst) u_res <= 'b0; else u_res <= ubyte_a * ubyte_b; end
有符號乘法可以在Verilog中使用signed來標注。
reg signed [7:0] byte_a; reg signed [7:0] byte_b; (* use_dsp48="yes" *) reg signed [15:0] res; always @ ( posedge clk ) begin if(rst) res <= 'b0; else res <= byte_a * byte_b; end
當然我們也要理解有符號數(shù)乘法的原理,其實就是擴位乘法,把高位都補充為符號位。
有符號數(shù)乘法:
reg [7:0] ubyte_a; reg [7:0] ubyte_b; (* use_dsp48="yes" *) reg [15:0] res_manul; always @ ( posedge clk ) begin if(rst) res_manul <= 'b0; else res_manul <= {{8{byte_a[7]}},ubyte_a} * {{8{ubyte_b[7]}},ubyte_b}; end
關于乘法輸出的位寬,我們知道,兩個8bits的無符號數(shù)乘法,結果的位寬是16bits,但對于兩個8bits有符號數(shù)的乘法,只要兩個數(shù)不同時為-128,即二進制0b1000_0000,那么輸出結果的高兩位都是符號位,我們只需要取低15bits即可。因此,如果我們可以保證兩個輸入的乘數(shù)不會同時為有符號數(shù)所能表示的負數(shù)最小值,那么乘法結果的高兩位都是符號位,只取其中一位即可。
編輯:hfy
-
dsp
+關注
關注
559文章
8186瀏覽量
362536 -
FPGA
+關注
關注
1650文章
22214瀏覽量
627725 -
乘法器
+關注
關注
9文章
220瀏覽量
38351
發(fā)布評論請先 登錄
蜂鳥乘法器設計分享
基4-Booth單周期乘法器的具體設計
改進型乘法器結構設計
蜂鳥E203乘法器改進
e203乘法運算結構及算法原理
e203 ALU乘法運算結構及算法原理
蜂鳥E203內核乘法器的優(yōu)化
優(yōu)化boot4的乘法運算周期
優(yōu)化boot4乘法器方法
?CDCVF25084 3.3V 1:8零延遲(PLL)x4時鐘乘法器技術文檔總結?

?CDCE706 可編程3-PLL時鐘合成器/乘法器/分頻器技術文檔總結

MAX2046高增益矢量乘法器技術手冊

ADL5390 RF矢量乘法器技術手冊

評論