chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA中乘法器的原理分析

454398 ? 來源:科學計算technomania ? 作者:貓叔 ? 2020-09-27 15:12 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

作者:貓叔

FPGA中乘法器是很稀缺的資源,但也是我們做算法必不可少的資源。7系列及之前的FPGA都是25x18的DSP,UltraScale中是27x18,我們可以通過調IP Core的方式或者原語的方式來進行乘法操作。在里面可以設置有符號還是無符號數(shù)乘法。

FPGA中乘法器的原理分析



當然,我們也可以直接使用*符合來進行乘法,對于無符號的乘法

reg [7:0] ubyte_a;
reg [7:0] ubyte_b;
(* use_dsp48="yes" *)
output reg[15:0] u_res;

always @ ( posedge clk ) begin 
    if(rst)
        u_res <= 'b0;
    else
        u_res <= ubyte_a * ubyte_b;
end

有符號乘法可以在Verilog中使用signed來標注。

reg signed [7:0] byte_a;
reg signed [7:0] byte_b;
(* use_dsp48="yes" *)
reg signed [15:0] res;

always @ ( posedge clk ) begin 
    if(rst)
        res <= 'b0;
    else
        res <= byte_a * byte_b;
end

當然我們也要理解有符號數(shù)乘法的原理,其實就是擴位乘法,把高位都補充為符號位。

有符號數(shù)乘法:

reg [7:0] ubyte_a;
reg [7:0] ubyte_b;
(* use_dsp48="yes" *)
reg [15:0] res_manul;

always @ ( posedge clk ) begin
    if(rst)
        res_manul <= 'b0;
    else
        res_manul <= {{8{byte_a[7]}},ubyte_a} * {{8{ubyte_b[7]}},ubyte_b};
end

關于乘法輸出的位寬,我們知道,兩個8bits的無符號數(shù)乘法,結果的位寬是16bits,但對于兩個8bits有符號數(shù)的乘法,只要兩個數(shù)不同時為-128,即二進制0b1000_0000,那么輸出結果的高兩位都是符號位,我們只需要取低15bits即可。因此,如果我們可以保證兩個輸入的乘數(shù)不會同時為有符號數(shù)所能表示的負數(shù)最小值,那么乘法結果的高兩位都是符號位,只取其中一位即可。

編輯:hfy


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • dsp
    dsp
    +關注

    關注

    559

    文章

    8186

    瀏覽量

    362536
  • FPGA
    +關注

    關注

    1650

    文章

    22214

    瀏覽量

    627725
  • 乘法器
    +關注

    關注

    9

    文章

    220

    瀏覽量

    38351
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    蜂鳥乘法器設計分享

    蜂鳥的乘法器主體設計在ALU模塊的子單元MDV模塊,MDV模塊包括乘除法器邏輯設計,它只包含運算控制,但并不包含具體運算,它們都需要將部分積或者部分余數(shù)傳入數(shù)據通路(dpath模塊)
    發(fā)表于 10-22 08:21

    基4-Booth單周期乘法器的具體設計

    本文主要講解基4 Booth和wallace數(shù)高性能乘法器的設計,同時針對實際情況進行了些許優(yōu)化。 基4-Booth單周期乘法器設計 針對e203的應用場景,本隊考慮了其架構修改所要
    發(fā)表于 10-22 08:07

    改進型乘法器結構設計

    的高32位。控制信號控制部分積產生和部分積壓縮對操作數(shù)和部分積的處理,從而完成乘法器乘法運算。 譯碼模塊對乘法指令進行譯碼,基4 Booth編碼接收控制信號對被乘數(shù)和乘數(shù)進行符號擴展并產生18個
    發(fā)表于 10-22 07:51

    蜂鳥E203乘法器改進

    蜂鳥E203為了節(jié)約資源,乘法運算采用循環(huán)移位方式計算最終結果,這樣的乘法器需要經過較多時鐘周期來處理數(shù)據,導致處理數(shù)據效率較低。為了提高計算效率,這里分享一種基于流水線思想的乘法器,即采用多個
    發(fā)表于 10-22 07:28

    e203乘法運算結構及算法原理

    乘法運算。 考慮到E203的定位以及性能、功耗與芯片面積的平衡,E203采用了一些恰到好處的資源復用設計。 首先,乘法器每周器的加法操作是通過復用ALU的加
    發(fā)表于 10-22 06:43

    e203 ALU乘法運算結構及算法原理

    乘法運算。 考慮到E203的定位以及性能、功耗與芯片面積的平衡,E203采用了一些恰到好處的資源復用設計。 首先,乘法器每周器的加法操作是通過復用ALU的加
    發(fā)表于 10-22 06:12

    蜂鳥E203內核乘法器的優(yōu)化

    乘法器的優(yōu)化實現(xiàn)一般從兩個方面入手。第一是減少生成的部分積數(shù)量,另外就是減少部分積累加的延時。 在開源的E203源碼,32*32乘法器是利用radix-4 booth編碼產生部分積,每個周期做一次
    發(fā)表于 10-22 06:11

    優(yōu)化boot4的乘法運算周期

    優(yōu)化電路設計:在電路設計,優(yōu)化關鍵路徑和信號傳輸路線,使用更高速的邏輯單元和存儲器元件來降低延遲,從而縮短乘法器的運算周期。 利用流水線技術:使用流水線技術將乘法操作分成多個階段,使每個階段的操作
    發(fā)表于 10-21 13:17

    優(yōu)化boot4乘法器方法

    優(yōu)化電路設計:在電路設計,可以采用更快速的邏輯單元和存儲器元件,優(yōu)化關鍵路徑和信號傳輸路線,從而降低延遲,縮短乘法器的運算周期。 固定位寬:Boot4乘法器可以處理不同位寬的數(shù)據,但是處理不同位寬
    發(fā)表于 10-21 12:13

    ?CDCVF25084 3.3V 1:8零延遲(PLL)x4時鐘乘法器技術文檔總結?

    該CDCVF25084是一款高性能、低偏斜、低抖動、鎖相環(huán)時鐘乘法器。它使用 PLL 在頻率和相位上將輸出時鐘精確對齊輸入時鐘信號,包括 4 的乘法因子。該CDCVF25084在 3.3 V 的標稱電源電壓下工作。該器件還在輸出驅動器中集成了串聯(lián)阻尼電阻器,使其成為驅動點
    的頭像 發(fā)表于 09-22 11:30 ?336次閱讀
    ?CDCVF25084 3.3V 1:8零延遲(PLL)x4時鐘<b class='flag-5'>乘法器</b>技術文檔總結?

    ?CDCE706 可編程3-PLL時鐘合成器/乘法器/分頻器技術文檔總結

    CDCE706是當今最小、功能最強大的PLL合成器/乘法器/分頻器之一。盡管它的物理輪廓很小,但CDCE706非常靈活。它能夠從給定的輸入頻率產生幾乎獨立的輸出頻率。 輸入頻率可以來自LVCMOS、差分輸入時鐘或單晶。可以通過SMBus數(shù)據接口控制器選擇合適的輸入波形。
    的頭像 發(fā)表于 09-19 11:30 ?653次閱讀
    ?CDCE706 可編程3-PLL時鐘合成器/<b class='flag-5'>乘法器</b>/分頻器技術文檔總結

    MAX2046高增益矢量乘法器技術手冊

    MAX2045/MAX2046/MAX2047低成本全集成矢量乘法器用來改變RF信號的幅值與相位。各款器件分別為UMTS (MAX2045)、DCS/PCS (MAX2046)或蜂窩/GSM (MAX2047)頻段而優(yōu)化。這些器件都具有差分RF輸入與輸出。
    的頭像 發(fā)表于 04-09 10:10 ?582次閱讀
    MAX2046高增益矢量<b class='flag-5'>乘法器</b>技術手冊

    ADL5390 RF矢量乘法器技術手冊

    ADL5390矢量乘法器由一對匹配的寬帶可變增益放大器組成,二者輸出相加,每個放大器具有單獨的線性幅度增益控制。如果兩個輸入RF信號正交,則可以將該矢量乘法器配置為矢量調制器,或將增益控制引腳用作
    的頭像 發(fā)表于 04-09 10:02 ?608次閱讀
    ADL5390 RF矢量<b class='flag-5'>乘法器</b>技術手冊

    ADA-28F00WG乘法器Marki

    ADA-28F00WG是一種高性能的模擬乘法器,能夠將兩個輸入信號(電壓或電流)進行乘法運算,并輸出其結果。ADA-28F00WG乘法器采用高質量材料制造,并結合了最新的肖特基二極管和MMIC技術
    發(fā)表于 02-12 09:25

    求助,LMX2572LP參考時鐘路徑乘法器MULT的輸入頻率范圍問題求解

    在lmx2572LP的參考時鐘輸入路徑,有一個乘法器MULT,其輸入頻率范圍在手冊描述為10Mhz~40MHz。當我在TICS Pro軟件中進行配置時,這個乘法器提示我“Maxi
    發(fā)表于 11-08 11:36