Q：什么是上拉/下拉電阻？有什么作用？又該怎么用？

A：上拉電阻：將一個不確定的信號通過電阻連接到高電平（VCC），使該信號初始電平為高電平。下拉電阻：將一個不確定的信號通過電阻連接到低電平（GND），使該信號的初始電平為低電平。

上拉下拉電阻如何接線？

上拉電阻示例

電阻R12將KEY1網(wǎng)絡標識上拉到高電平，在按鍵S2沒有按下的情況下KEY1將被鉗制在高電平，從而避免了引腳懸空而引起的誤動作。

下拉電阻示例

電阻R29將DIR網(wǎng)絡標識下拉到低電平，在光耦沒有導通的情況下DIR將被鉗制在低電平，從而避免了引腳懸空而引起的誤動作。

上拉下拉電阻的作用？

01、提高電路穩(wěn)定性，避免引起誤動作

上拉電阻示例中的按鍵如果不通過電阻上拉到高電平，那么在上電的瞬間可能就發(fā)生誤動作，因為在上電瞬間FPGA芯片的引腳電平是不確定的，上拉電阻R12的存在就保證了其引腳處于高電平狀態(tài)，而不會發(fā)生誤動作。

02、提高輸出管腳的帶載能力

受其他外圍電路的影響FPGA在輸出高電平時能力不足，達不到VCC狀態(tài)，這會影響整個系統(tǒng)的正常工作，上拉電阻的存在就可以使管腳的驅(qū)動能力增強。

注：帶有I2C資源的FPGA中，其SCL和SDA引腳是開漏引腳，如果當作普通的GPIO來用的話，你會發(fā)現(xiàn)該引腳輸出高電平不穩(wěn)定甚至因為負載的關系都無法正常輸出高電平，這時候就需要在這兩個引腳上加上上拉電阻。

開漏/推挽輸出

三極管的工作原理

三極管有三個端口，分別是基極（Base）、集電極（Collector）、發(fā)射極（Emitter）。

這種三極管是電流控制型元器件，只要基極B有輸入（輸出）電流就可以對三極管進行控制。

NPN型三極管：當控制端（基極B）有電流輸入的時候，就會有電流從輸入端（集電極C）進入并從輸出端（發(fā)射極E）輸出

PNP型三極管：當控制端（基極B）有電流輸出的時候，就會有電流從輸入端（發(fā)射極E）進入并從輸出端（集電極C）輸出

開集電路

講解開漏電路之前，我們先了解開集電路：

開集電路的意思就是集電極C一端什么都不接，直接作為輸出端口。

如果要用這種電路帶一個負載，比如一個LED，必須接一個上拉電阻，如下圖：

當Vin沒有電流，Q5斷開時，LED亮；

當Vin流入電流，Q5導通時，LED滅。

開漏電路

開漏電路就是將上圖中的三極管換成場效應管（MOSFET）。這樣集電極C就變成了漏極，OC就變成了OD，原理時一樣的。如下圖（N型場效應管）：

場效應管是電壓控制型元器件，只要對柵極G施加電壓，DS就會導通。

注：結型場效應管有一個特性就是它的輸入阻抗非常大，這意味著：沒有電流從控制電路流出，也沒有電流進入控制電路。沒有電流流入或流出，就不會燒壞控制電路。而雙極型晶體管不同，是電流控制性元器件，如果使用開集電路，可能會燒壞控制電路。這就是我們經(jīng)常用到或聽到開漏電路，而不是開集電路的原因！

典型的集電極開路電路：

右邊的三極管集電極什么都不接，所以叫做集電極開路（左邊的三極管為反相作用，使輸入為”0“時，輸出也為”0“）。

● 分析一
對于圖1，當左端的輸入為“0”時，前面的三極管截止（即集電極C跟發(fā)射極E之間相當于斷開），所以5V電源通過1K電阻加到右邊的三極管上，右邊的三極管導通（即相當于一個開關閉合），此時輸出端與地相接，電壓為“0”；當左端的輸入為“1”時，前面的三極管導通，此時后面的三極管輸入端電壓被接地，電壓拉低，三極管截止了（相當于開關斷開）。

● 分析二
我們將圖1簡化成圖2的樣子。圖2中的開關受軟件控制，“1”時斷開，“0”時閉合。很明顯可以看出，當開關閉合時，輸出直接接地，所以輸出電平為0。而當開關斷開時，則輸出端懸空了，即高阻態(tài)。這時電平狀態(tài)未知，如果后面接一個電阻負載（即使很輕的負載）到地，那么輸出端的電平就被這個負載拉到低電平了，所以這個電路是不能輸出高電平的。

注：開漏電路就是指以MOSFET的漏極為輸出的電路。一般的用法是會在漏極外部的電路添加上拉電阻。完整的開漏電路應該由開漏器件和開漏上拉電阻組成

如上圖所示組成開漏形式的電路有以下幾個特點：

1. 利用外部電路的驅(qū)動能力，減少IC內(nèi)部的驅(qū)動（或驅(qū)動比芯片電源電壓高的負載）。當IC內(nèi)部MOSFET導通時，驅(qū)動電流是從外部的VCC流經(jīng)R pull-up ，MOSFET到GND。IC內(nèi)部僅需很下的柵極驅(qū)動電流。

2. 可以將多個開漏輸出的Pin，連接到一條線上。形成 “與邏輯” 關系。當PIN_A、PIN_B、PIN_C任意一個變低后，開漏線上的邏輯就為0了。這也是I2C，SMBus等總線判斷總線占用狀態(tài)的原理。如果作為輸出必須接上拉電阻。接容性負載時，下降延是芯片內(nèi)的晶體管，是有源驅(qū)動，速度較快；上升延是無源的外接電阻，速度慢。如果要求速度高電阻選擇要小，功耗會大。所以負載電阻的選擇要兼顧功耗和速度。

3. 可以利用改變上拉電源的電壓，改變傳輸電平。IC的邏輯電平由電源Vcc1決定，而輸出高電平則由Vcc2（上拉電阻的電源電壓）決定。這樣我們就可以用低電平邏輯控制輸出高電平邏輯了（這樣你就可以進行任意電平的轉換，例如加上上拉電阻就可以提供TTL/CMOS電平輸出等）。

4. 開漏Pin不連接外部的上拉電阻，則只能輸出低電平(因此對于經(jīng)典的51單片機的P0口而言，要想做輸入輸出功能必須加外部上拉電阻，否則無法輸出高電平邏輯)。一般來說，開漏是用來連接不同電平的器件，匹配電平用的。

5. 標準的開漏腳一般只有輸出的能力。添加其它的判斷電路，才能具備雙向輸入、輸出的能力。

6. 正常的CMOS輸出級是上、下兩個管子，把上面的管子去掉就是OPEN-DRAIN了。這種輸出的主要目的有兩個：電平轉換、線與。

7. 線與功能主要用于有多個電路對同一信號進行拉低操作的場合，如果本電路不想拉低，就輸出高電平，因為OPEN-DRAIN上面的管子被拿掉，高電平是靠外接的上拉電阻實現(xiàn)的。（而正常的CMOS輸出級，如果出現(xiàn)一個輸出為高另外一個為低時，等于電源短路）。

8. OPEN-DRAIN提供了靈活的輸出方式，但是也有其弱點，就是帶來上升沿的延時。因為上升沿是通過外接上拉無源電阻對負載充電，所以當電阻選擇小時延時就小，但功耗大；反之延時大功耗小。所以如果對延時有要求，則建議用下降沿輸出。

應用中需注意：

1） 開漏和開集的原理類似，在許多應用中我們利用開集電路代替開漏電路。例如，某輸入Pin要求由開漏電路驅(qū)動。則我們常見的驅(qū)動方式是利用一個三極管組成開集電路來驅(qū)動它，即方便又節(jié)省成本。

2） 上拉電阻R pull-up的阻值決定了邏輯電平轉換的沿的速度。阻值越大，速度越低功耗越小。反之亦然。

推挽輸出電路

如下圖所示，一個典型的推挽輸出電路：

推挽輸出電路

如上圖所示，上面的三極管是N型三極管，下面的三極管是P型三極管，請留意控制端、輸入端和輸出端。

當Vin電壓為V+時，上面的N型三極管控制端有電流輸入，Q3導通，于是電流從上往下通過，提供電流給負載。

推挽輸出電路-推電流

經(jīng)過上面的N型三極管提供電流給負載（Rload），這就叫「推」。

當Vin電壓為V-時，下面的三極管有電流流出，Q4導通，有電流從上往下流過。

推挽輸出電路-挽電流

經(jīng)過下面的P型三極管提供電流給負載（Rload），這就叫「挽」。

推挽輸出能夠輸出高或者低，而開漏輸出只能輸出低，或者關閉輸出，因此開漏輸出總是要配一個上拉電阻使用。

開漏輸出的上拉電阻不能太小，太小的話，當開漏輸出的下管導通時，電源到地的電壓在電阻上會造成很大的功耗，因此這個電阻阻值通常在10k以上，這樣開漏輸出在從輸出低電平切換到高電平時，速度是很慢的。

推挽輸出任意時刻的輸出要么是高，要么是低，所以不能將多個輸出短接，而開漏輸出可以將多個輸出短接，共用一個上拉，此時這些開漏輸出的驅(qū)動其實是與非的關系。

推挽輸出輸出高時，其電壓等于推挽電路的電源，通常為一個定值，而開漏輸出的高取決于上拉電阻接的電壓，不取決于前級電壓，所以經(jīng)常用來做電平轉換，用低電壓邏輯驅(qū)動高電壓邏輯，比如3.3v帶5v。