chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCIE通信技術(shù):通過AXI-Lite ip配置的VDMA使用

電子設(shè)計 ? 來源:csdn ? 作者:Evening_FPGA ? 2020-12-28 10:17 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在Xilinx提供的很多ip如VDMA ,OSD,Mixer,TPG等等,在使用前都需要進行配置,配置接口往往是AXI-Lite接口,正常情況下我們一般自己編寫配置邏輯或者通過MB/ZYNQ等對IP進行配置,如果在我們使用到XDMA的同時也使用到需要AXI-Lite配置的ip的話,那么有一種新的方法可以對這類型IP進行配置。首先說說XDMA,XDMA是Xilinx封裝好的PCIE DMA傳輸IP,可以很方便的把PCIE總線上的數(shù)據(jù)傳輸事務(wù)映射到AXI總線上面,實現(xiàn)上位機直接對AXI總線進行讀寫而對PCIE本身TLP的組包和解包無感。在提供DMA通道的同時,XDMA也提供PCIE到AXI-lite master的映射,即我們可以通過上位機發(fā)起PCIE通信事務(wù),通過XDMA之后,轉(zhuǎn)化為AXI-Lite總線的操作,原理上的話兩者的本質(zhì)是一樣的,因為無論是PCIE總線還是AXI總線,本質(zhì)都是對某個地址的數(shù)據(jù)操作。

在使用該功能時,需要我們在IP中啟用該功能,如下圖所示。

在啟用該功能之后,XDMA IP會出現(xiàn)M_AXI_LITE總線接口,該接口在官方的example design中是接到一個bram,在我們用于需要AXI-Lite配置的IP時,我們可以通過一個AXI Interconnect或者smart connect,然后就可以對不同的IP進行配置,當(dāng)然不僅限于VDMA。

后續(xù)計劃把XDMA的使用寫成博客,也對之前對XDMA的學(xué)習(xí)和使用進行一個總結(jié)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2195

    瀏覽量

    130129
  • PCIe
    +關(guān)注

    關(guān)注

    16

    文章

    1425

    瀏覽量

    87655
  • AXI
    AXI
    +關(guān)注

    關(guān)注

    1

    文章

    143

    瀏覽量

    17809
  • vdma
    +關(guān)注

    關(guān)注

    0

    文章

    6

    瀏覽量

    2925
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    玩轉(zhuǎn)賽靈思Zedboard開發(fā)板(5):基于AXI Lite總線的從設(shè)備IP設(shè)計

    本小節(jié)通過使用XPS中的定制IP向?qū)?ipwiz),為已經(jīng)存在的ARM PS 系統(tǒng)添加用戶自定IP(Custom IP ),了解AXI
    發(fā)表于 12-23 15:39 ?1.8w次閱讀

    VDMA IP核簡介

    VDMA端口信號 S_AXI_LITE:PS端可以通過AXI_LITE協(xié)議對IP核進行控制; S_AXIS_S2MM:視頻流(
    發(fā)表于 10-28 06:14

    ZYNQ & AXI總線 & PS與PL內(nèi)部通信(用戶自定義IP)

    到寫數(shù)據(jù)通道中。當(dāng)主機發(fā)送最后一個數(shù)據(jù)時,WLAST信號就變?yōu)楦?。?dāng)設(shè)備接收完所有數(shù)據(jù)之后他將一個寫響應(yīng)發(fā)送回主機來表明寫事務(wù)完成。 PS與PL內(nèi)部通信(用戶自定義IP)先要自定義一個AXI-Lite
    發(fā)表于 01-08 15:44

    什么會導(dǎo)致VDMAAXI視頻直接存儲器訪問)的S2MM中的幀計數(shù)器中斷?

    我使用VDMAAXI互連器和DDR3進行了設(shè)計,以實現(xiàn)視頻幀緩沖。我遇到了一個問題,即在完成第一幀之后,VDMA卡在第二幀的開頭。我通過AXI
    發(fā)表于 03-14 15:28

    有沒有一種標(biāo)準(zhǔn)的方式到達PL AXI-Lite總線?

    嗨,我將通過測試驗證這一點,但我對AXI-Lite外設(shè)“寄存器寫入”如何出現(xiàn)在AXI-Lite總線上有疑問。AXI標(biāo)準(zhǔn)表明數(shù)據(jù)和地址可以非常相互獨立地出現(xiàn),從靈活性的角度來看這是很好的
    發(fā)表于 04-12 13:45

    如何設(shè)計定制的AXI-liteIP?

    嗨,我開始使用Vivado了。我正在嘗試配置從Dram讀取數(shù)據(jù)的自定義IP,處理它們?nèi)缓髮⒔Y(jié)果發(fā)送到Bram控制器。我想過使用AXI主接口制作自定義IP。但是,我不知道將
    發(fā)表于 05-14 06:41

    請問S_AXI端口是否遵循AXI_Lite協(xié)議?

    嗨,我在Vivado 2016.3模塊設(shè)計中集成了PCIe DMA BAR0 AXI Lite接口和AXI IIC IP。在DMA
    發(fā)表于 05-14 09:09

    如何使用AXI-PCIe橋接IP與我的邏輯進行通信

    嗨,我正在使用AXI-PCIe橋接IP與我的邏輯進行通信。我的poroject要求有128K內(nèi)存。我不知道如何配置AXI BAR地址來擴展內(nèi)
    發(fā)表于 06-19 10:14

    DMA內(nèi)部寄存器的讀寫方式和應(yīng)用場合

    ,AXI VDMA與處理器等其他設(shè)備通過AXI Interconnect互聯(lián)。系統(tǒng)處理器通過AXI4-l
    發(fā)表于 12-23 17:48

    幾種DMA的典型應(yīng)用場合介紹

    AXI Interconnect互聯(lián)。系統(tǒng)處理器通過AXI4-lite接口訪問VDMA內(nèi)部寄存器,向其寫入配置信息,然后根據(jù)
    發(fā)表于 10-14 15:23

    一步一步學(xué)ZedBoard Zynq(四):基于AXI Lite 總線的從設(shè)備IP設(shè)計

    本小節(jié)通過使用XPS中的定制IP向?qū)?ipwiz),為已經(jīng)存在的ARM PS 系統(tǒng)添加用戶自定IP(Custom IP ),了解AXI
    發(fā)表于 02-10 20:37 ?6299次閱讀

    AXI4-Stream Video 協(xié)議和AXI_VDMAIP核介紹

    本文主要介紹關(guān)于AXI4-Stream Video 協(xié)議和AXI_VDMAIP核相關(guān)內(nèi)容。為后文完成使用帶有HDMI接口的顯示器構(gòu)建圖像視頻顯示的測試工程做準(zhǔn)備。
    的頭像 發(fā)表于 07-03 16:11 ?1.1w次閱讀

    AXI VDMA IP 的高級用例

    如果 STRIDE 等于 HSIZE,那么 AXI VDMA IP 會在沒有任何跳轉(zhuǎn)的情況下讀取幀緩存。但是,由于輸入大小大于輸出大小,我們需要在地址之間跳轉(zhuǎn)以便能夠正確地對齊下一行的開頭。
    的頭像 發(fā)表于 02-15 11:25 ?2007次閱讀

    自定義AXI-Lite接口的IP及源碼分析

    在 Vivado 中自定義 AXI4-Lite 接口的 IP,實現(xiàn)一個簡單的 LED 控制功能,并將其掛載到 AXI Interconnect 總線互聯(lián)結(jié)構(gòu)上,通過 ZYNQ 主機控制
    發(fā)表于 06-25 16:31 ?4828次閱讀
    自定義<b class='flag-5'>AXI-Lite</b>接口的<b class='flag-5'>IP</b>及源碼分析

    AXI傳輸數(shù)據(jù)的過程

    AXI4為例,有AXI full/lite/stream之分。 在Xilinx系列FPGA及其有關(guān)IP核中,經(jīng)常見到AXI總線接口,
    的頭像 發(fā)表于 10-31 15:37 ?2096次閱讀
    <b class='flag-5'>AXI</b>傳輸數(shù)據(jù)的過程