在Xilinx提供的很多ip如VDMA ,OSD,Mixer,TPG等等,在使用前都需要進行配置,配置接口往往是AXI-Lite接口,正常情況下我們一般自己編寫配置邏輯或者通過MB/ZYNQ等對IP進行配置,如果在我們使用到XDMA的同時也使用到需要AXI-Lite配置的ip的話,那么有一種新的方法可以對這類型IP進行配置。首先說說XDMA,XDMA是Xilinx封裝好的PCIE DMA傳輸IP,可以很方便的把PCIE總線上的數(shù)據(jù)傳輸事務(wù)映射到AXI總線上面,實現(xiàn)上位機直接對AXI總線進行讀寫而對PCIE本身TLP的組包和解包無感。在提供DMA通道的同時,XDMA也提供PCIE到AXI-lite master的映射,即我們可以通過上位機發(fā)起PCIE通信事務(wù),通過XDMA之后,轉(zhuǎn)化為AXI-Lite總線的操作,原理上的話兩者的本質(zhì)是一樣的,因為無論是PCIE總線還是AXI總線,本質(zhì)都是對某個地址的數(shù)據(jù)操作。
在使用該功能時,需要我們在IP中啟用該功能,如下圖所示。
在啟用該功能之后,XDMA IP會出現(xiàn)M_AXI_LITE總線接口,該接口在官方的example design中是接到一個bram,在我們用于需要AXI-Lite配置的IP時,我們可以通過一個AXI Interconnect或者smart connect,然后就可以對不同的IP進行配置,當(dāng)然不僅限于VDMA。
后續(xù)計劃把XDMA的使用寫成博客,也對之前對XDMA的學(xué)習(xí)和使用進行一個總結(jié)。
-
Xilinx
+關(guān)注
關(guān)注
73文章
2195瀏覽量
130129 -
PCIe
+關(guān)注
關(guān)注
16文章
1425瀏覽量
87655 -
AXI
+關(guān)注
關(guān)注
1文章
143瀏覽量
17809 -
vdma
+關(guān)注
關(guān)注
0文章
6瀏覽量
2925
發(fā)布評論請先 登錄
玩轉(zhuǎn)賽靈思Zedboard開發(fā)板(5):基于AXI Lite總線的從設(shè)備IP設(shè)計
ZYNQ & AXI總線 & PS與PL內(nèi)部通信(用戶自定義IP)
什么會導(dǎo)致VDMA(AXI視頻直接存儲器訪問)的S2MM中的幀計數(shù)器中斷?
有沒有一種標(biāo)準(zhǔn)的方式到達PL AXI-Lite總線?
如何設(shè)計定制的AXI-lite主IP?
請問S_AXI端口是否遵循AXI_Lite協(xié)議?
如何使用AXI-PCIe橋接IP與我的邏輯進行通信
DMA內(nèi)部寄存器的讀寫方式和應(yīng)用場合
幾種DMA的典型應(yīng)用場合介紹
一步一步學(xué)ZedBoard Zynq(四):基于AXI Lite 總線的從設(shè)備IP設(shè)計
AXI4-Stream Video 協(xié)議和AXI_VDMA的IP核介紹
AXI VDMA IP 的高級用例
自定義AXI-Lite接口的IP及源碼分析

PCIE通信技術(shù):通過AXI-Lite ip配置的VDMA使用
評論