基于四象限的AD633低成本模擬乘法器
01 AD633
在 Build A Loarenz Attractor 中給出了基于四象限模擬乘法器的混動(dòng)電路都在方法。其中模擬乘法器是電路的核心部分。
在 MPY634U 四象限模擬乘法器 中給出了四象限模擬乘法器的性能，很奇怪的是它的輸入，輸出之間呈現(xiàn)了很大的非線性。
本文就低成本模擬乘法器 AD633JN （￥13.5）的基本應(yīng)用特性進(jìn)行初伏測(cè)試記錄。購買到的AD633的型號(hào)為AD633JN。
1.器件的基本特性
在 AD644 數(shù)據(jù)手冊(cè) 給出了它的基本工作條件。
▲ PINs Configuration and Funcadtion Descriptions
工作電壓的極限：±18V。
02 測(cè)試實(shí)驗(yàn)
1.實(shí)驗(yàn)電路
下面是在AD633 數(shù)據(jù)手冊(cè)上給出的乘法參考電路。
▲ 實(shí)驗(yàn)電路參考電路圖
2.出現(xiàn)的問題
不知道為什么，當(dāng)X2=Y2=0V，在X1，Y1引入+5V使得，+5V電源出現(xiàn)幾百毫安的灌入電流。引起器件發(fā)燙。
由于這個(gè)故障，使得下面的性能測(cè)試無法進(jìn)行。
結(jié)論
實(shí)驗(yàn)中出現(xiàn)了不可解釋的故障，所以這個(gè)芯片應(yīng)用中還是存在著不確定性。
編輯：hfy
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
模擬乘法器
+關(guān)注
關(guān)注
3文章
21瀏覽量
17051 -
AD633
+關(guān)注
關(guān)注
0文章
3瀏覽量
2198
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
使用Xilinx 7系列FPGA的四位乘法器設(shè)計(jì)
（Shinshu University）研究團(tuán)隊(duì)的最新設(shè)計(jì)中，一個(gè)專為 Xilinx 7 系列 FPGA 量身打造的 4 位乘法器使用了僅 11 個(gè) LUT + 2 個(gè) CARRY4 塊，關(guān)鍵路徑延遲達(dá)到 2.75 ns。這是一次令人印象深刻的工藝優(yōu)化實(shí)踐。
E203在基于wallace樹+booth編碼的乘法器優(yōu)化后的跑分結(jié)果
優(yōu)化思路
E203為了實(shí)現(xiàn)低功耗的要求，乘法器為基于booth編碼和移位加法器結(jié)合的思路，優(yōu)點(diǎn)是只需要一個(gè)加法器，而且該加法器還和除法器復(fù)用
發(fā)表于 10-27 07:54
E203V2長周期乘法器核心booth算法解讀
E203V2乘法器所在模塊為e203_exu_alu_muldiv.v，其中包含乘法和除法兩大塊，這里僅對(duì)乘法模塊進(jìn)行解讀。
乘法模塊首先進(jìn)行booth編碼，其目的為方便兩個(gè)有符號(hào)數(shù)相
發(fā)表于 10-24 09:33
Verilog實(shí)現(xiàn)使用Booth編碼和Wallace樹的定點(diǎn)補(bǔ)碼乘法器原理
周期乘法器。乘法器，對(duì)于無符號(hào)乘法進(jìn)行一位符號(hào)擴(kuò)展后統(tǒng)一當(dāng)作有符號(hào)數(shù)進(jìn)行運(yùn)算，因此需要17個(gè)迭代周期。為了改良乘法器性能，我們可以使用Booth編碼和Wallace樹的定點(diǎn)補(bǔ)碼
發(fā)表于 10-23 08:01
改進(jìn)wallance樹乘法器優(yōu)化方法
首先，根據(jù)之前分享的乘法器的優(yōu)缺點(diǎn)，我們針對(duì)17周期的乘法器進(jìn)行優(yōu)化，為乘法設(shè)計(jì)的專用數(shù)據(jù)通路，為了保持e203的低功耗、低面積的優(yōu)點(diǎn)、我們?nèi)圆捎没?booth算法進(jìn)行部分積生成，而對(duì)于原有的17
發(fā)表于 10-23 06:37
關(guān)于E203內(nèi)核高性能乘法器優(yōu)化（一）
一、簡(jiǎn)介
對(duì)于cpu各類測(cè)試程序，設(shè)計(jì)一個(gè)高性能的硬件乘法器模塊無疑是提分最快的法案，本文將從乘法算法開始，到rtl設(shè)計(jì)進(jìn)行詳細(xì)的解釋說明，并附帶一部分源碼。
二、乘法算法
乘法器
發(fā)表于 10-23 06:09
蜂鳥乘法器設(shè)計(jì)分享
蜂鳥的乘法器主體設(shè)計(jì)在ALU模塊的子單元MDV模塊中，MDV模塊包括乘除法器邏輯設(shè)計(jì)，它只包含運(yùn)算控制，但并不包含具體運(yùn)算，它們都需要將部分積或者部分余數(shù)傳入數(shù)據(jù)通路（dpath模塊）中，從而實(shí)現(xiàn)
發(fā)表于 10-22 08:21
基4-Booth單周期乘法器的具體設(shè)計(jì)
本文主要講解基4 Booth和wallace數(shù)高性能乘法器的設(shè)計(jì)，同時(shí)針對(duì)實(shí)際情況進(jìn)行了些許優(yōu)化。
基4-Booth單周期乘法器設(shè)計(jì)
針對(duì)e203的應(yīng)用場(chǎng)景，本隊(duì)考慮了其架構(gòu)修改所要
發(fā)表于 10-22 08:07
蜂鳥E203乘法器改進(jìn)
蜂鳥E203為了節(jié)約資源，乘法運(yùn)算采用循環(huán)移位方式計(jì)算最終結(jié)果，這樣的乘法器需要經(jīng)過較多時(shí)鐘周期來處理數(shù)據(jù)，導(dǎo)致處理數(shù)據(jù)效率較低。為了提高計(jì)算效率，這里分享一種基于流水線思想的乘法器，即采用多個(gè)
發(fā)表于 10-22 07:28
蜂鳥E203內(nèi)核乘法器的優(yōu)化
乘法器的優(yōu)化實(shí)現(xiàn)一般從兩個(gè)方面入手。第一是減少生成的部分積數(shù)量，另外就是減少部分積累加的延時(shí)。
在開源的E203源碼中，32*32乘法器是利用radix-4 booth編碼產(chǎn)生部分積，每個(gè)周期做一次
發(fā)表于 10-22 06:11
優(yōu)化boot4乘法器方法
優(yōu)化電路設(shè)計(jì)：在電路設(shè)計(jì)中，可以采用更快速的邏輯單元和存儲(chǔ)器元件，優(yōu)化關(guān)鍵路徑和信號(hào)傳輸路線，從而降低延遲，縮短乘法器的運(yùn)算周期。
固定位寬：Boot4乘法器可以處理不同位寬的數(shù)據(jù)，但是處理不同位寬
發(fā)表于 10-21 12:13
MAX2046高增益矢量乘法器技術(shù)手冊(cè)
MAX2045/MAX2046/MAX2047低成本全集成矢量乘法器用來改變RF信號(hào)的幅值與相位。各款器件分別為UMTS (MAX2045)、DCS/PCS (MAX2046)或蜂窩/GSM (MAX2047)頻段而優(yōu)化。這些器件都具有差分RF輸入與輸出。
ADL5390 RF矢量乘法器技術(shù)手冊(cè)
ADL5390矢量乘法器由一對(duì)匹配的寬帶可變?cè)鲆娣糯笃鹘M成，二者輸出相加，每個(gè)放大器具有單獨(dú)的線性幅度增益控制。如果兩個(gè)輸入RF信號(hào)正交，則可以將該矢量乘法器配置為矢量調(diào)制器，或?qū)⒃鲆婵刂埔_用作
HA-2556 57MHz、寬帶、四象限、電壓輸出模擬乘法器應(yīng)用筆記
HA-2556 是一款單片高速四象限模擬乘法器，采用 Intersil 介質(zhì)隔離高頻工藝構(gòu)建。電壓輸出消除了電流輸出倍增器所需的電流-電壓轉(zhuǎn)換級(jí)，從而簡(jiǎn)化了許多設(shè)計(jì)。HA-2556 提供 450V
ADA-28F00WG乘法器Marki
ADA-28F00WG是一種高性能的模擬乘法器，能夠?qū)蓚€(gè)輸入信號(hào)（電壓或電流）進(jìn)行乘法運(yùn)算，并輸出其結(jié)果。ADA-28F00WG乘法器采用高質(zhì)量材料制造，并結(jié)合了最新的肖特基二極管和MMIC技術(shù)
發(fā)表于 02-12 09:25
工商網(wǎng)監(jiān)
評(píng)論