基于四象限的AD633低成本模擬乘法器
01 AD633
在 Build A Loarenz Attractor 中給出了基于四象限模擬乘法器的混動電路都在方法。其中模擬乘法器是電路的核心部分。
在 MPY634U 四象限模擬乘法器 中給出了四象限模擬乘法器的性能，很奇怪的是它的輸入，輸出之間呈現(xiàn)了很大的非線性。
本文就低成本模擬乘法器 AD633JN （￥13.5）的基本應(yīng)用特性進行初伏測試記錄。購買到的AD633的型號為AD633JN。
1.器件的基本特性
在 AD644 數(shù)據(jù)手冊 給出了它的基本工作條件。
▲ PINs Configuration and Funcadtion Descriptions
工作電壓的極限：±18V。
02 測試實驗
1.實驗電路
下面是在AD633 數(shù)據(jù)手冊上給出的乘法參考電路。
▲ 實驗電路參考電路圖
2.出現(xiàn)的問題
不知道為什么，當(dāng)X2=Y2=0V，在X1，Y1引入+5V使得，+5V電源出現(xiàn)幾百毫安的灌入電流。引起器件發(fā)燙。
由于這個故障，使得下面的性能測試無法進行。
結(jié)論
實驗中出現(xiàn)了不可解釋的故障，所以這個芯片應(yīng)用中還是存在著不確定性。
編輯：hfy
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
模擬乘法器
+關(guān)注
關(guān)注
3文章
27瀏覽量
17068 -
AD633
+關(guān)注
關(guān)注
0文章
4瀏覽量
2205
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
深入剖析ADL5391：高性能模擬乘法器的卓越之選
深入剖析ADL5391：高性能模擬乘法器的卓越之選 在電子工程師的設(shè)計工具箱中，模擬乘法器是實現(xiàn)各種復(fù)雜信號處理功能的關(guān)鍵組件。今天，我們要深入探討一款來自Analog Devices的杰出
低成本模擬乘法器AD633：特性、應(yīng)用與設(shè)計指南
到各種應(yīng)用場景，為大家呈現(xiàn)一個全面的設(shè)計指南。 文件下載： AD633.pdf 一、AD633 概述 AD633是一款功能完備的四象限模擬乘法器
超高速模擬乘法器 AD835：設(shè)計與應(yīng)用全解析
超高速模擬乘法器 AD835：設(shè)計與應(yīng)用全解析 大家好，在電子設(shè)計領(lǐng)域，模擬乘法器是一種非常重要的器件，它在信號處理、調(diào)制解調(diào)等諸多方面都有著廣泛的應(yīng)用。今天，我要和大家深入探討一款高性能
深入剖析AD632：高性能四象限乘法器/除法器
深入剖析AD632：高性能四象限乘法器/除法器 在電子工程師的日常設(shè)計中，高性能的模擬信號處理芯片是不可或缺的工具。今天，我們就來詳細(xì)探討一下Analog Devices公司的AD632——一款內(nèi)部
高性能四象限模擬乘法器AD734：精準(zhǔn)與高速的完美結(jié)合
高性能四象限模擬乘法器AD734：精準(zhǔn)與高速的完美結(jié)合 在電子設(shè)計領(lǐng)域，高性能模擬乘法器一直是實現(xiàn)復(fù)雜信號處理和精確控制的關(guān)鍵組件。今天，我們要深入探討一款功能強大的四象限
高性能模擬乘法器AD834：特點、應(yīng)用與設(shè)計要點
高性能模擬乘法器AD834：特點、應(yīng)用與設(shè)計要點 引言 在電子工程師的日常工作中，高性能模擬乘法器是實現(xiàn)各種復(fù)雜信號處理和計算的關(guān)鍵元件。AD834作為一款備受矚目的模擬乘法器，具有高帶寬、低失真等
高精度模擬乘法器：AD534的特性、應(yīng)用與設(shè)計指南
高精度模擬乘法器：AD534的特性、應(yīng)用與設(shè)計指南 各位工程師朋友們，今天我們要探討一款高性能的模擬器件——AD534，它是ADI公司推出的一款內(nèi)部校準(zhǔn)的精密IC乘法器。這款器件在模擬
改進wallance樹乘法器優(yōu)化方法
首先，根據(jù)之前分享的乘法器的優(yōu)缺點，我們針對17周期的乘法器進行優(yōu)化，為乘法設(shè)計的專用數(shù)據(jù)通路，為了保持e203的低功耗、低面積的優(yōu)點、我們?nèi)圆捎没?booth算法進行部分積生成，而對于原有的17
發(fā)表于 10-23 06:37
關(guān)于E203內(nèi)核高性能乘法器優(yōu)化（一）
一、簡介
對于cpu各類測試程序，設(shè)計一個高性能的硬件乘法器模塊無疑是提分最快的法案，本文將從乘法算法開始，到rtl設(shè)計進行詳細(xì)的解釋說明，并附帶一部分源碼。
二、乘法算法
乘法器
發(fā)表于 10-23 06:09
蜂鳥乘法器設(shè)計分享
蜂鳥的乘法器主體設(shè)計在ALU模塊的子單元MDV模塊中，MDV模塊包括乘除法器邏輯設(shè)計，它只包含運算控制，但并不包含具體運算，它們都需要將部分積或者部分余數(shù)傳入數(shù)據(jù)通路（dpath模塊）中，從而實現(xiàn)
發(fā)表于 10-22 08:21
蜂鳥E203乘法器改進
蜂鳥E203為了節(jié)約資源，乘法運算采用循環(huán)移位方式計算最終結(jié)果，這樣的乘法器需要經(jīng)過較多時鐘周期來處理數(shù)據(jù)，導(dǎo)致處理數(shù)據(jù)效率較低。為了提高計算效率，這里分享一種基于流水線思想的乘法器，即采用多個
發(fā)表于 10-22 07:28
蜂鳥E203內(nèi)核乘法器的優(yōu)化
乘法器的優(yōu)化實現(xiàn)一般從兩個方面入手。第一是減少生成的部分積數(shù)量，另外就是減少部分積累加的延時。
在開源的E203源碼中，32*32乘法器是利用radix-4 booth編碼產(chǎn)生部分積，每個周期做一次
發(fā)表于 10-22 06:11
優(yōu)化boot4乘法器方法
優(yōu)化電路設(shè)計：在電路設(shè)計中，可以采用更快速的邏輯單元和存儲器元件，優(yōu)化關(guān)鍵路徑和信號傳輸路線，從而降低延遲，縮短乘法器的運算周期。
固定位寬：Boot4乘法器可以處理不同位寬的數(shù)據(jù)，但是處理不同位寬
發(fā)表于 10-21 12:13
HA-2556 57MHz、寬帶、四象限、電壓輸出模擬乘法器應(yīng)用筆記
HA-2556 是一款單片高速四象限模擬乘法器，采用 Intersil 介質(zhì)隔離高頻工藝構(gòu)建。電壓輸出消除了電流輸出倍增器所需的電流-電壓轉(zhuǎn)換級，從而簡化了許多設(shè)計。HA-2556 提供 450V
ADA-28F00WG乘法器Marki
ADA-28F00WG是一種高性能的模擬乘法器，能夠?qū)蓚€輸入信號（電壓或電流）進行乘法運算，并輸出其結(jié)果。ADA-28F00WG乘法器采用高質(zhì)量材料制造，并結(jié)合了最新的肖特基二極管和MMIC技術(shù)
發(fā)表于 02-12 09:25
工商網(wǎng)監(jiān)
評論