chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

為什么通信原理要和仿真聯(lián)系在一起

通信工程師專輯 ? 來源:算法工匠 ? 作者:算法工匠 ? 2020-10-22 17:05 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

之前的章節(jié)粗略的講完什么是仿真,再來講講通信和仿真有什么關系?我必須得承認:這兩個有很親密的關系。聽著怪怪的。但這就是事實啊,兩個方面緊緊的相互依偎。

為什么通信原理要和仿真聯(lián)系在一起?

工科學生最忌諱眼高手低,如果理論不聯(lián)系實際就會導致這樣。仿真是實際工作的一部分,不僅能夠促進理論的理解,還能助你增長很多知識。

如何進行專項技術的程序開發(fā)?有時,為了進行多種技術的比較以確定選擇那種技術,那么就需要進行專項技術的仿真研究。比如調制方式的確定,選擇QAM還是PSK方式呢?那些就需要通過仿真來確定這兩種方式的優(yōu)缺點,那么和系統(tǒng)代價、性能相關的指標就是仿真程序考察的重點,比如誤碼率性能和解調的復雜程度,而關于解調過程中,信號使用相干解調還是差分解調會帶來的差異就不是仿真程序的考察內容,這樣使得程序可以根據需求自由瘦身或者增肥。舉例來說,比如你要結合調制內容考察編解碼的性能,那么信號調制解調的內容使用基帶形式來完成就可以了。而如果要完成系統(tǒng)定點量化造成的性能損失,那么中頻形式的調制解調程序是必須的,因為很多情況下,載波量化到多少位可以使得系統(tǒng)性能不至于下降很多是無法在基帶完成的。這種情況在GPS信號的解調中就體現(xiàn)的很明顯。

在分成兩類技術開發(fā)的同時,仿真還有個大的前提,就是仿真環(huán)境建立的真實度。這個真實度的概念是貫穿于仿真的始終,也貫穿于數(shù)字通信的始終。在學習教材的時候,書本上在介紹通信系統(tǒng)中引入高斯白噪聲的時候都會加上假設兩字,這就是對仿真環(huán)境真實度的重要體現(xiàn)。噪聲的例子很直接,因為大家都清楚在不同的信道下需要加不同的噪聲。但實際上對于仿真時間不是很長的研究人員來說,真實度的概念有時候很難擴展到真實的仿真中,我現(xiàn)在通過一個例子來進行說明。

比如采樣偏差的仿真,由于采樣偏差的存在,就需要有糾正采樣偏差的措施。不能說你先建立一個沒有采樣偏差的信號源,然后在接收端加入了糾正采樣偏差的措施,而且仿真結果也沒有下降,就說明接收端的糾偏差的算法就是正確的。只有建立正確的信號源才行。怎么建立呢?在編程的時候,先寫出數(shù)字信號源x(n),然后通過固定間隔的內插來完成含有采樣偏差的信號源,那么這種信號源是否就符合了系統(tǒng)的仿真要求呢?

不是,因為在系統(tǒng)中ADC采樣信號源是隨機的,因此還要加入起始時刻采樣偏差。那到這一步,是不是就已經完成了呢?下面的細化過程就體現(xiàn)出對通信系統(tǒng)的了解程度了。比如,通信系統(tǒng)中有捕獲部分,能保證捕獲后的起始時刻偏差在1個采樣點內,那么仿真中設置的偏差值的范圍就是正負1個采樣點內,如果捕獲后的起始時刻偏差在2個采樣點內,那么仿真中設置的偏差值的范圍就是正負2個采樣點內。那么到這一步是不是就完整了呢?

沒有,還遠遠沒有,算法程序是無法徹底還原仿真環(huán)境的真實,只能逼近你所需的環(huán)境。接著上面的說,如果ADC在采樣的時候伴隨著突然的抖動,那么怎么逼近這種信號源呢?有人說,這不是接收端糾正采樣偏差算法的內容,可以這么說。但作為系統(tǒng)的算法,是要能夠應對這種情況的,才能使通過這種算法做出的系統(tǒng)非常的健壯。諸如此類的情況會出現(xiàn)在算法的各個部分,因此,在逼近實際環(huán)境的真實度上,還有一個原則就是有所為有所不為,就看系統(tǒng)需求的準確性和研發(fā)人員對問題的預判能力,這個能力隨著大家的不斷學習會得到不斷的加強。我現(xiàn)在還有看書的習慣,還有寫算法程序的習慣,所以我這個能力還在增長。如果不看書,不寫程序,以我們的知識底蘊很難使得這個能力得到增長。

算法仿真會涉及通信知識、信號與系統(tǒng)知識、數(shù)字信號處理知識、仿真軟件知識和相關的系統(tǒng)知識。希望同學們能夠學好相關的課程。

但擺在我面前的事實是:我們學院的同學們的學習基礎是相當?shù)牟睢?017年,此門課程上完后就消失了。2020年,回望加總結整理!

未完,待續(xù)!

責任編輯:xj

原文標題:電氣信息類專業(yè)課程之matlab系統(tǒng)仿真 第七章 仿真需要哪些基礎知識?(1)

文章出處:【微信公眾號:算法工匠】歡迎添加關注!文章轉載請注明出處。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • matlab
    +關注

    關注

    189

    文章

    3016

    瀏覽量

    237514
  • 電氣信息
    +關注

    關注

    0

    文章

    13

    瀏覽量

    7907
  • 系統(tǒng)仿真

    關注

    0

    文章

    20

    瀏覽量

    4772

原文標題:電氣信息類專業(yè)課程之matlab系統(tǒng)仿真 第七章 仿真需要哪些基礎知識?(1)

文章出處:【微信號:gh_30373fc74387,微信公眾號:通信工程師專輯】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    光纖能與電線一起走嗎

    光纖與電線在特定條件下可以一起布線,但需嚴格遵守安全規(guī)范和物理隔離要求,以下是詳細分析: 、光纖與電線的物理特性差異 光纖 傳輸介質:以光信號傳輸數(shù)據,不導電,因此不受電磁干擾(EMI
    的頭像 發(fā)表于 07-14 10:40 ?4640次閱讀

    無法將Jlink調試器與CYBT263065EVAL COOLDIM_PRG_BOARD連接在一起怎么解決?

    我無法將 Jlink 調試器與 CYBT263065EVAL COOLDIM_PRG_BOARD連接在一起。
    發(fā)表于 07-03 06:24

    屏蔽網線可以和電線一起

    屏蔽網線與電線不建議一起走線,原因主要有以下幾點: 電磁干擾:電源線在傳輸電能時會產生電磁場,而屏蔽網線中的導線可能會受到這個電磁場的干擾。這種干擾可能導致屏蔽網線的信號質量下降、速度變慢,甚至無法
    的頭像 發(fā)表于 03-07 10:47 ?1496次閱讀

    ADS1258芯片底部的散熱片需要與地連在一起嗎?

    ADS1258芯片底部的散熱片需要與地連在一起嗎?我的電路中給ADS1258供電的是正負2.5V,全部按照推薦電路設計的,兩道的ADS1258的REF+端的電壓是0V,REF-端的是-2.5V
    發(fā)表于 02-14 06:14

    ADS1217是需要2個電源隔離供電嗎?還是接在一起,對測量精度有多大影響?

    是需要2個電源隔離供電嗎,還是接在一起,對測量精度有多大影響 比如: 電路單片機供電VDD=5V,有路DCDC隔離出AVDD=5V,我在AD供電的時候是不是DVDD就接單片機的電源,AVDD接DCDC隔離的5V,而單片機IO和ADSPI引腳就不需要光耦隔離了?
    發(fā)表于 02-11 07:55

    把3片的16位總線全部并聯(lián)了,3片的16位總線直接黏在一起可以嗎?

    我的板子上3片ADS8556采用的是16bit并行數(shù)據總線與FPGA相連。我把3片的16位總線全部并聯(lián)了,電路圖如下: 看不清請見pdf附件。 唯問題就是3片的16位總線直接黏在一起可以嗎
    發(fā)表于 02-08 06:13

    ADS1198有兩個時鐘,CLK和SCLK,這兩個時鐘信號能接在一起嗎?

    最近在做這塊芯片,看到有兩個時鐘,CLK和SCLK,這兩個時鐘信號能接在一起嗎,就是說CLK和SLCK能不能使用同個時鐘信號?另外,關于芯片的SPI輸入輸出,要不要做些初始化的工作,這些我好想在手冊上沒看到
    發(fā)表于 02-07 06:28

    電路圖設計:需要問下,需要哪些零件可以組合在一起組成個音箱?

    目前手頭上只有這個音響?,F(xiàn)在需要問下,需要哪些零件可以組合在一起組成個音箱?嗯,設備呃,包括哪些是多大的電容電阻和三極管,最好能詳細到多大的二極管,三極管電容電阻
    發(fā)表于 01-24 13:05

    ADS7953 MXO和AINO般都是連在一起的,但要保證Rsource<50Ω,請問這個Rsource是指哪里?

    數(shù)據手冊上說,MXO和AINO般都是連在一起的,但要保證Rsource<50Ω,請問這個Rsource是指哪里,怎么理解
    發(fā)表于 01-15 08:03

    AN-166:與Linduino一起飛行中更新

    電子發(fā)燒友網站提供《AN-166:與Linduino一起飛行中更新.pdf》資料免費下載
    發(fā)表于 01-12 10:09 ?0次下載
    AN-166:與Linduino<b class='flag-5'>一起</b>飛行中更新

    ADS1274“模擬地”和“數(shù)字地”是接在一起好,還是分開連接好?

    地和模擬地需要全部接到模擬地上。那么請問對于ADS1274而言,到底“模擬地”和“數(shù)字地”是接在一起,還是分開連接,性能更好呢。尤其是對于電路噪聲這性能來說。
    發(fā)表于 12-30 07:24

    是否可以將6片TLV5638的REF腳并聯(lián)在一起接到基準電壓?

    我設計的個系統(tǒng)中,用到6片TLV5638作為DA輸出,我使用外部基準電壓作為REF的輸入,請問我是否可以將6片TLV5638的REF腳并聯(lián)在一起接到基準電壓? 這樣使用會有什么影響嗎? 如不能這樣使用,能否推薦種6片TLV
    發(fā)表于 12-27 08:27

    和Dr Peter一起學KiCad 4.8:設計規(guī)則檢查(DRC)

    和Dr Peter一起學KiCad 4.8:設計規(guī)則檢查(DRC)
    的頭像 發(fā)表于 12-25 14:55 ?2758次閱讀
    和Dr Peter<b class='flag-5'>一起</b>學KiCad 4.8:設計規(guī)則檢查(DRC)

    將UCC39002與3個PT4484模塊一起使用

    電子發(fā)燒友網站提供《將UCC39002與3個PT4484模塊一起使用.pdf》資料免費下載
    發(fā)表于 12-21 10:23 ?2次下載
    將UCC39002與3個PT4484模塊<b class='flag-5'>一起</b>使用

    能否把16個ADS1282的CLK、RESET、SCLK、SYNC管腳分別連在一起?

    我想用ADS1282做16個通道的同步采集系統(tǒng),輸出管腳通過SPI連接到FPGA上,但是接插件的管腳不夠用,能否把16個ADS1282的CLK、RESET、SCLK、SYNC管腳分別連在一起
    發(fā)表于 12-04 07:12