本應(yīng)用筆記說(shuō)明了如何使用微處理器的UART來(lái)實(shí)現(xiàn)1-Wire?總線主機(jī)。它包括所需的電接口，UART配置以及UART與1-Wire信號(hào)之間的時(shí)序關(guān)系的說(shuō)明。設(shè)置UART字節(jié)時(shí)序提供的靈活性允許直接實(shí)現(xiàn)1-Wire時(shí)隙以及復(fù)位和在線檢測(cè)脈沖。通過(guò)包含深度發(fā)送和接收FIFO，可以在1-Wire總線上傳輸幾個(gè)字節(jié)值，而主處理器只需要每位幾個(gè)時(shí)鐘周期即可。

1-Wire器件為識(shí)別，存儲(chǔ)，計(jì)時(shí)，測(cè)量和控制提供了經(jīng)濟(jì)的解決方案。1-Wire數(shù)據(jù)接口減小到絕對(duì)最小值，即一條數(shù)據(jù)線加上一個(gè)接地基準(zhǔn)。由于大多數(shù)1-Wire器件提供的數(shù)據(jù)量相對(duì)較少，典型的16kbps數(shù)據(jù)速率足以滿(mǎn)足預(yù)期任務(wù)的需要。通常以“位敲打”的方式使用8位或16位微控制器的通用輸入/輸出（GPIO）引腳作為總線主控器很方便。

但是，在32位系統(tǒng)中，處理器時(shí)鐘頻率通常超過(guò)100MHz，并且使用GPIO引腳作為1-Wire總線主機(jī)時(shí)，每個(gè)1-Wire位消耗大量時(shí)鐘周期。在32位便攜式系統(tǒng)中，在對(duì)1-Wire讀寫(xiě)時(shí)隙進(jìn)行定時(shí)時(shí)會(huì)消耗寶貴的電池電量。一些系統(tǒng)通過(guò)在其芯片組中包含DS1WM可合成1-Wire總線主控器*硬件模塊，減輕了主處理器的位定時(shí)和字節(jié)成幀操作的負(fù)擔(dān)。如果DS1WM或其他硬件1-Wire主端口不可用，則在有通用異步接收器發(fā)送器（UART）通道可用的情況下，與1-Wire器件的通信可以輕松完成。

本應(yīng)用筆記包括所需的電氣接口，UART配置以及UART與1-Wire信號(hào)之間的時(shí)序關(guān)系的說(shuō)明。假定對(duì)1-Wire通信有一個(gè)一般的了解。在下面的討論中將使用典型的時(shí)序和邏輯電平，讀者應(yīng)參考特定的1-Wire器件數(shù)據(jù)手冊(cè)，以了解特定的時(shí)序和電壓規(guī)格以及容差。

正確配置了波特率，每個(gè)字符的數(shù)據(jù)位，奇偶校驗(yàn)和停止位的數(shù)量后，每秒115,200位的UART提供了實(shí)現(xiàn)1-Wire主設(shè)備所需的輸入和輸出時(shí)序。UART產(chǎn)生1-Wire復(fù)位脈沖以及讀和寫(xiě)時(shí)隙。微處理器只需將一個(gè)字節(jié)的字符代碼放入U(xiǎn)ART發(fā)送寄存器中，以發(fā)送1-Wire 1或0位，然后UART即可完成工作。相反，微處理器讀取與從1-Wire從器件讀取的1位或0位相對(duì)應(yīng)的單字節(jié)字符代碼。所有1-Wire位傳輸都需要總線主機(jī)UART來(lái)通過(guò)將1-Wire總線驅(qū)動(dòng)為低電平來(lái)開(kāi)始周期。因此，每個(gè)1-Wire位周期包括UART發(fā)送的字節(jié)和接收的字節(jié)。讀取時(shí)，接收到的數(shù)據(jù)是有意義的，但是寫(xiě)入時(shí)，接收字節(jié)被丟棄。根據(jù)UART的讀取和寫(xiě)入先進(jìn)先出（FIFO）緩沖區(qū)深度，UART還可以將1-Wire位成幀為字節(jié)值，從而進(jìn)一步減少了處理器開(kāi)銷(xiāo)。

UART至1-Wire電接口

1-Wire器件在漏極開(kāi)路環(huán)境下，總線電壓范圍為2.0V至5.5V。精確的邏輯電平和最小上拉電壓取決于器件，盡管通常寄生功率器件要求最小上拉電壓為2.8V，以便在數(shù)據(jù)線為低電平期間為用于供電的內(nèi)部存儲(chǔ)電容器充電。4.7kΩ電阻通常用作1-Wire數(shù)據(jù)線上的上拉電阻。電阻器被動(dòng)地提供邏輯高信號(hào)，總線主機(jī)和所有從器件驅(qū)動(dòng)邏輯低信號(hào)。器件通常具有弱內(nèi)部下拉電阻，如圖1的Ipd所示。

由于大多數(shù)UART發(fā)送數(shù)據(jù)（TXD）引腳都不是漏極開(kāi)路的，因此通常需要一個(gè)外部漏極開(kāi)路緩沖電路。該電路可以由如圖2所示的分立元件構(gòu)成，也可以采用如圖3所示的FairchildNC7WZ07之類(lèi)的集成解決方案。在這兩個(gè)電路中，4.7kΩ上拉電阻在1-Wire總線上提供邏輯高電平。

離散漏極開(kāi)路緩沖器。

集成的漏極開(kāi)路緩沖器。

編輯：hfy