埋容設(shè)計(jì)仿真案例

下面介紹一個(gè)埋容的PCB設(shè)計(jì)仿真的案例：主芯片是一個(gè)專有芯片，帶來(lái)的特點(diǎn)就是模型和資料沒(méi)有大廠芯片（如Intel，Broadcom等）那么完善，既沒(méi)有直接完整可用的Ibis模型，也沒(méi)有明確提示板級(jí)電源供電網(wǎng)絡(luò)（PDN）設(shè)計(jì)所需要考慮的頻率范圍。這樣就給后續(xù)的設(shè)計(jì)和仿真評(píng)估帶來(lái)很大的困難。原始設(shè)計(jì)如圖六所示，十層板，5、6層之間電源地耦合，形成平板間電容。

圖六 原始設(shè)計(jì)

板間電容計(jì)算

首先估算一下平板間的電容量，平板面積如圖六所示，這時(shí)候忽略打孔對(duì)平面面積的影響。把這個(gè)面積代入圖一的公式，普通材料介電常數(shù)4.2，層間距離4mil左右，這時(shí)候平板間電容量為0.409nF。如果使用3M的C ply材料，介電常數(shù)為16，層間距離為0.56mil，這時(shí)候平板間電容量為11.13nF。以上計(jì)算可知，專用埋容材料增加平板間電容量的效果是很明顯的。

但是如之前說(shuō)的，這個(gè)計(jì)算是忽略打孔對(duì)平面面積的影響，實(shí)際情況比較復(fù)雜，單純用這個(gè)數(shù)據(jù)來(lái)指導(dǎo)埋容設(shè)計(jì)是不全面的。

板間電容作用仿真

不加電容，看埋容平面大小對(duì)諧振頻率的影響，仿真3種不同的平面大小。

圖七 埋容平面大小對(duì)諧振頻率的影響

仿真結(jié)果如圖，粉紅色的是埋容面積最小的，藍(lán)色的是埋容面積稍大的，紅色的是埋容面積最大的?？梢钥闯雎袢菝娣e變大之后，平面諧振向低頻偏移，同時(shí)也可以看到高頻的共振點(diǎn)也降低了。

看平面諧振點(diǎn)的變化，同時(shí)考量低頻段（《100M），有埋容和沒(méi)有埋容的區(qū)別

A 電源地間距28.31mil，電源地不耦合時(shí)，波形為紅色

B 電源地間距4.2mil，電源地耦合時(shí)，波形為綠色

C 使用埋容材料3M_C Ply，間距0.56mil，波形為藍(lán)色

從仿真結(jié)果可以看到，隨著電源地之間的間距減小，加入埋容材料，平面諧振點(diǎn)向低頻偏移，同時(shí)低頻的阻抗也大幅降低，這個(gè)頻段埋容材料的作用也非常明顯。

圖八 平面諧振點(diǎn)

只加0.1u的電容12個(gè)，觀察電容與埋容形成的諧振，同時(shí)觀察埋容之后，減小了安裝電感對(duì)電容性能的影響，考察同樣數(shù)量電容，阻抗曲線帶來(lái)的改善，考察同樣的阻抗性能，可以減少多少電容……

下圖中藍(lán)色的是使用了埋容材料后的阻抗曲線，紅色的是沒(méi)有使用埋容材料的阻抗曲線?？梢钥吹铰袢莸闹C振點(diǎn)在266M，與0.1u電容形成的反諧振在177M。同時(shí)注意到在10M附近有兩個(gè)諧振點(diǎn)，這是因?yàn)?.1u的電容有6個(gè)在芯片附近，而有10個(gè)在VRM端，距離芯片較遠(yuǎn)，說(shuō)明電容布局位置也有影響。

圖九 電容與埋容形成的諧

PDN綜合仿真

目前的埋容仿真項(xiàng)目總結(jié)，正常設(shè)計(jì)全系列電容，同樣考察電容與埋容形成的諧振，主要考量以下幾個(gè)目標(biāo)：

● FR4板材使用正常的電容組合達(dá)到的效果

● 使用埋容后效果怎么樣

● 電容可以減少到多少使與FR4的效果是一樣的

以1V5為例

● 0201的10n電容9個(gè)

● 0201的100n電容13個(gè)

● 0402的1u電容5個(gè)

● 0402的10n電容8個(gè)

● 0402的100n電容9個(gè)

● 0805的47u電容1個(gè)

下圖中紅色的曲線是使用普通板材FR4的阻抗曲線，而藍(lán)色的曲線是使用3M-Cply埋容材料后的阻抗曲線

圖十 使用埋容，沒(méi)有刪除電容的PDN曲線

可以看到埋容對(duì)PDN從低頻開始到高頻都產(chǎn)生效果，這時(shí)候去除70%電容，如下表所示：

可以看出其中紅色是使用了3M-Cply埋容材料并且去掉31個(gè)電容后的阻抗曲線。藍(lán)色的是使用普通FR4的阻抗曲線。也就是去掉31個(gè)電容后使用埋容材料的阻抗曲線，在高頻段比使用FR4的阻抗曲線好，在低頻段稍高一點(diǎn)，也能滿足目標(biāo)阻抗的要求，不過(guò)在100多兆有一個(gè)共振點(diǎn)。

圖十一使用埋容，刪除70%電容的PDN曲線

也就是說(shuō)，埋容的PCB設(shè)計(jì)不是加入埋容材料就萬(wàn)事大吉（欠設(shè)計(jì)），也不是即用了埋容，同時(shí)原來(lái)該怎么放電容還怎么放電容（過(guò)設(shè)計(jì)），一個(gè)完善準(zhǔn)確的PDN仿真有助于準(zhǔn)確達(dá)到設(shè)計(jì)要求。

編輯：hfy