諸如USB-C PD 3.0 100 W可編程電源（PPS）之類的新興應用推動了對更小，更緊湊的開關模式電源（SMPS）外形尺寸（通常稱為超高密度（UHD））的需求。如您在圖1中所見，提高開關頻率可以減小變壓器的體積，從而有益于UHD，但是更高的開關頻率會增加功耗，從而需要不斷發(fā)展的反激式架構。

約100 kHz的固定頻率/多模式反激式開關驅(qū)動標準SMPS適配器中的較大變壓器。移植到準諧振（QR）反激會使開關頻率增加到?280 kHz，從而將變壓器減小到較小的RM8尺寸。采用有源鉗位反激式（ACF）可使您達到?450 kHz，從而實現(xiàn)了外形較小的RM8LP變壓器。最后，用氮化鎵（GaN）代替硅結（SJ）FET可實現(xiàn)> 600 kHz的開關，甚至更小的變壓器體積。

圖1增加開關頻率可減小變壓器體積，但更高的開關頻率會增加功耗。資料來源：安森美半導體

反激式介紹

反激是低功率和中功率AC-DC轉(zhuǎn)換器的一種流行拓撲，主要是因為它的低成本和易用性。反激式假定為DC輸入，并在次級側包含一個變壓器，一個電源開關（Q1）和一個二極管（圖2）。變壓器（點表示初級側與次級側異相1800）是一個耦合電感器，只有在關閉電源開關時，能量才從初級傳遞到次級。

圖2反激式拓撲在次級側包括一個變壓器，一個電源開關和一個二極管。資料來源：安森美半導體

反激操作

當電源開關（Q1）接通時（圖3左），電流從Vin流出，導致能量存儲在初級側和次級側（磁通場擴展）電感器中。電流不會流過次級，因為二極管由于180o的反相而反向偏置。

當電源開關關閉時（圖3，右），初級和次級磁通場都開始塌陷，初級側的極性發(fā)生變化（反激作用），現(xiàn)在電流在次級側流動，因為二極管正向偏置。

圖3此圖顯示了電源開關打開（左）和關閉（右）時的反激式操作。資料來源：安森美半導體

反激式漏感

不幸的是，當電源開關（Q1）關斷時，初級側漏電感（LLkg）與電源開關的漏源電容Cdss相互作用，導致VDS出現(xiàn)過多振鈴，從而損壞MOSFET（圖4，剩下）?？梢蕴砑右粋€稱為緩沖電路的無源電阻電容二極管RCD鉗位來保護MOSFET（圖4，右）。緩沖器將LLkg能量從MOSFET漏極移動到緩沖器電容器（CC），并通過RC散發(fā)熱量。緩沖器不能提高整體反激效率。

圖4添加RCD緩沖器可保護MOSFET。資料來源：安森美半導體

次級側的同步整流器

用MOSFET（圖5中的Q2，右）替換“續(xù)流”二極管（圖5，左）可提高次級側效率。MOSFET的RDSON耗散的功率比硅二極管（0.6V正向偏置）甚至肖特基（0.3V）二極管低得多。

圖5在次級側添加SR MOSFET可提高效率。資料來源：安森美半導體

谷切換和準諧振反激

在次級側電流（ISEC）達到零或不連續(xù)模式（DCM）之后，由于勵磁電感和開關節(jié)點電容之間的諧振，Q1電源開關VDS可能會出現(xiàn)振蕩（圖6）。這些振蕩形成谷。QR開關將尋找最低谷點，以便下次打開電源開關。簡而言之，在峰值期間打開Q1會增加功耗，而在谷值期間打開Q1則會降低功耗。

圖6電源開關可能會出現(xiàn)谷底開關振蕩。資料來源：安森美半導體

主動鉗位反激

用MOSFET（Q3）替換鉗位二極管（圖7，左）可以提高效率（圖7，右），并保護電源開關（Q1）。

圖7ACF架構提高了電源效率。資料來源：安森美半導體

ACF體系結構可以將泄漏電感循環(huán)回負載。參考圖8的相對時序圖，電源開關（Q1）在T0接通，在T2斷開。在T2處，漏電感（ICLAMP）開始流過有源鉗位（Q3）體二極管，從而給鉗位電容器（VCLAMP）充電。在T4，Q3打開，繼續(xù)VCLAMP充電。在T5時，ICLAMP變?yōu)樨撝担F(xiàn)在VCLAMP通過Q3將漏感放電回到負載，直到T7。

此相對時序圖顯示了圖8ACF泄漏電感的循環(huán)。資料來源：安森美半導體

從T9到T10，有源鉗位（Q3）在下一個Q1接通時間內(nèi)將VDS穩(wěn)定在0V，這稱為零電壓開關（ZVS）。如果在ZVS，則FET電容為零。因此，導通開關損耗為零，從而產(chǎn)生更高的效率。這是一種軟開關形式，也有利于EMI。

ACF的缺點

ACF有兩個缺點。再參考圖8，從T5到T7的相對時序，當ICLAMP變?yōu)樨撝禃r，磁通密度增加，導致有源鉗位鐵芯損耗比圖4的RCD緩沖器稍高。在Q1關斷時間內(nèi)纏繞；這增加了初級繞組損耗。

安森美半導體的NCP1568是高度集成的AC-DC脈寬調(diào)制（PWM）控制器，旨在實現(xiàn)ACF拓撲（圖9），從而使ZVS能夠用于高效，高頻和高功率密度應用。不連續(xù)傳導模式（DCM）操作可在待機功率<30 mW的輕負載條件下實現(xiàn)高效率。

NCP1568 LDRV輸出能夠直接驅(qū)動市場上大多數(shù)超級結（SJ）MOSFET，而無需外部組件。ADRV驅(qū)動器是5V邏輯電平驅(qū)動器，用于將驅(qū)動信號發(fā)送到NCP51530等高壓驅(qū)動器。高壓驅(qū)動器應具有較小的延遲，并適合高達400 kHz的工作頻率。

圖9NCP1568 ACF驅(qū)動超級結MOSFET Q1。資料來源：安森美半導體

ACF驅(qū)動GaN

交換用于GaN晶體管的SJ MOSFET可以實現(xiàn)更快的開關頻率，這主要是由于GaN的寄生電容較低。當然，GaN的成本要高于SJ FET。Navitas Semiconductor的NV6115驅(qū)動器GaN單個組合接受來自12V或5V驅(qū)動器的輸入信號。驅(qū)動器調(diào)節(jié)已在GaN內(nèi)部完成。圖10的配置顯示了來自NCP1568和NCP51530的驅(qū)動信號足以滿足系統(tǒng)需求。

圖10 NCP1568 ACF驅(qū)動NV6115 GaN功率晶體管。資料來源：安森美半導體

USB-C供電2.0與3.0 PPS

USB-C PD源最多可以播報七個電源數(shù)據(jù)對象（PDO），用于將源端口的電源功能公開給支持PD的接收器。PD 2.0 PDO是固定的，而PD 3.0 PDO是從3.3V到21V的可編程電壓“范圍”（20mV步進）設置，以及高達50A的電流設置的可編程“范圍”（以50mA步進）（表1）。PPS的優(yōu)勢在于該源可以提供更精細的電壓/電流粒度，從而提高USB-C源和宿之間的效率。

表1 USB-C PD 2.0與3.0 PPS

所述FUSB3307是一個完全自主PD 3.0 1.2版和C型V1.3，100W，源控制器能夠提供從3.3-21V（20mV的步驟）VBUS和至多5 A（50毫安步），最多共七個固定和PPS PDO。FUSB3307是一款不含MCU的低成本硬件狀態(tài)機解決方案。無需開發(fā)固件，就可以加快產(chǎn)品上市時間，以提供防篡改的全功能解決方案。

FUSB3307控制通過光耦合器的CATH引腳電流，向初級側控制器提供反饋以調(diào)節(jié)VBUS電壓。

圖11 FUSB3307 PD 3.0 PPS控制器是一種防篡改的全功能解決方案。資料來源：安森美半導體

圖12示出了29 W /在3，60瓦ACF參考安森美半導體設計與USB-C PD 3.0和PPS。NCP1568 ACF（U2）通過NCP51530（U7）3.5 A，700V半橋驅(qū)動器控制SJ電源開關（Q1）和SJ有源鉗位（Q2）。NCP4306（U5），7A（漏極），2A（源極）柵極驅(qū)動器用于同步整流器控制。FUSB3307（子板2的U1）是基于狀態(tài)機的USB-C PD 3.0端口控制器，可通過FODM8801BV（U8）光耦合器控制NCP1568 FB輸入及其CATH輸出來調(diào)節(jié)VBUS（5-20V）。

圖12該60 W USB-C PD 3.0 PPS參考設計包含NCP1568 ACF，NCP51530驅(qū)動器，NCP4306控制器，F(xiàn)USB3307控制器和FODM8801BV光耦合器。資料來源：安森美半導體

圖13的4點平均效率圖的每個數(shù)據(jù)點捕獲以下四個額定功率輸出的平均效率。使用超級結MOSFET可以達到25％，50％，75％和100％的頻率，最高開關頻率為450 kHz?？梢钥吹剑瑥?V輸出到20V輸出4點平均的NCP1568 115 Vac（藍線）和230 Vac（綠線）遠高于要求的能源部（DoE）VI級最低限制（紅線） 。

圖13該4點平均效率圖顯示NCP1568超過了DoE Level VI的最小限值。資料來源：安森美半導體

許多應用都對UHD電源提出了很高的要求，包括100 W USB-C PD 3.0 PPS。ACF是在成本和UHD性能之間實現(xiàn)最佳平衡的首選架構。這是因為在不增加GaN成本的情況下，可以達到29 W / in 3的功率密度，最高達到92％的4點效率。并且，如果應用允許更高的成本和更高的效率，那么ACF還可驅(qū)動GaN，以實現(xiàn)更高的效率和更高的功率密度。

鮑勃·卡德（Bob Card）是負責安森美半導體美國高級解決方案集團（ASG）的市場經(jīng)理。

編輯：hfy