半導(dǎo)體逆向工程和IP服務(wù)公司ICmasters已使用透射電子顯微鏡（TEM）對(duì)Apple的A14仿生芯片系統(tǒng)（SoC）進(jìn)行了初步檢查。SemiAnalysis撰寫(xiě)的一份有見(jiàn)地的報(bào)告揭示了蘋(píng)果這顆SoC的芯片尺寸和晶體管密度。這些細(xì)節(jié)揭示了工藝技術(shù)的功能以及芯片設(shè)計(jì)人員的領(lǐng)先。但是，蘋(píng)果公司的A14的這些細(xì)節(jié)真的可以讓人們對(duì)該公司即將推出的筆記本和臺(tái)式機(jī)處理器有期待嗎？

蘋(píng)果的A14 Bionic：88平方毫米的“性能怪獸”

蘋(píng)果公司的A14 Bionic SoC由118億個(gè)晶體管組成，采用臺(tái)積電（TSMC）的N5（5nm）工藝技術(shù)制成。該芯片封裝了六個(gè)通用處理內(nèi)核，其中包括兩個(gè)高性能FireStorm內(nèi)核和四個(gè)IceStorm內(nèi)核。SoC具有四集群GPU，具有11 TOPS性能的16核神經(jīng)引擎以及各種專(zhuān)用加速器。 A14 Bionic處理器的芯片尺寸為88平方毫米，低于A13 Bionic的98.48平方毫米。圖像的質(zhì)量不是很高，但是根據(jù)粗略的計(jì)算，我們可以得出這樣的結(jié)論：具有大二級(jí)緩存的雙核FireStorm的大小約為9.1平方毫米，具有小二級(jí)緩存的四核IceStorm的大小約為6.44平方毫米，GPU約占11.65平方毫米。我們知道蘋(píng)果近年來(lái)使用了統(tǒng)一的系統(tǒng)緩存，但是在這個(gè)圖中，找到它并不容易。

根據(jù)SemiAnalyis的數(shù)據(jù)，A14 Bionic芯片的平均晶體管密度為每平方毫米1.409億個(gè)晶體管，高于A13 Bionic情況下的每平方毫米8997萬(wàn)個(gè)晶體管?？紤]到半導(dǎo)體制造商在測(cè)量晶體管密度時(shí)傾向于使用不同的方法，因此我們無(wú)法真正將TSMC的N5與英特爾10 nm的每平方毫米100兆晶體管的數(shù)字相提并論。同時(shí)，Apple A14 Bionic的晶體管密度似乎略低于臺(tái)積電針對(duì)基于N5的SoC所承諾的理論峰值平均晶體管密度。 蘋(píng)果的芯片歷來(lái)在其處理器中達(dá)到了工藝節(jié)點(diǎn)理論密度的90％以上。但這一代與理論密度相比，A14的有效晶體管密度僅為78％。盡管臺(tái)積電聲稱(chēng)N5縮小了1.8倍，但蘋(píng)果僅縮小了1.49倍。

這不能簡(jiǎn)單歸咎為T(mén)SMC或Apple的問(wèn)題，因?yàn)檫@些公司分別是半導(dǎo)體制造和設(shè)計(jì)的明確領(lǐng)導(dǎo)者。相反，這種無(wú)法將理論密度轉(zhuǎn)換為有效密度的原因是SRAM縮放緩慢。從寄存器到緩存，SRAM在整個(gè)處理器中得到廣泛使用。臺(tái)積電的Geoffrey Yeap聲稱(chēng)，典型的移動(dòng)SoC由60％的邏輯，30％的SRAM和10％的模擬/ IO組成。

我們知道，晶體管密度因不同的芯片結(jié)構(gòu)而異。邏輯結(jié)構(gòu)可以在每個(gè)新節(jié)點(diǎn)上很好地?cái)U(kuò)展，但是如今SRAM，I / O和模擬部件很難擴(kuò)展，因此代工廠發(fā)布的峰值是高度理論性的，而實(shí)際數(shù)字是取決于設(shè)計(jì)的。 由于SRAM用于寄存器和緩存，因此現(xiàn)代處理器的設(shè)計(jì)需要占用大量SRAM。SRAM需要互連和電路來(lái)訪問(wèn)它，而此類(lèi)互連并不能總是能夠很好地實(shí)現(xiàn)擴(kuò)展。鑒于所有現(xiàn)代SoC都包含不同類(lèi)型的處理器內(nèi)核，它們也使用高速緩存負(fù)載。 而從臺(tái)積電（TSMC）的N5節(jié)點(diǎn)，我們也看到了SRAM縮放速度變慢的跡象，與先前的縮小有所不同。盡管邏輯上完全遵循微縮，但SRAM仍是1.35倍的收縮。其實(shí)這個(gè)數(shù)字也被夸大了，因?yàn)橐坏┛紤]其他輔助電路，它將最終變得更低。 因此，TSMC的指導(dǎo)方針是使用N5將芯片面積減少35％-40％。SemiAnalysis預(yù)計(jì)，這將是新節(jié)點(diǎn)將持續(xù)的趨勢(shì)。臺(tái)積電和三星已經(jīng)在演示3D堆疊SRAM，這將有助于緩解密度問(wèn)題。

但是，3D堆疊不是靈丹妙藥。因?yàn)槌杀菊{(diào)整已開(kāi)始急劇放緩。據(jù)之前的報(bào)道，臺(tái)積電N5晶圓的價(jià)格在1.7萬(wàn)美元左右，顯然每個(gè)晶體管的成本并沒(méi)有下降。那就意味著即使SRAM的比例不斷提高，但從N7到N5的每個(gè)晶體管成本仍將保持不變。

同樣，芯片的某些部分必須以更高的時(shí)鐘頻率運(yùn)行（例如，通用內(nèi)核）。通過(guò)使用通常更大的高性能電池，這些零件可能會(huì)犧牲性能密度。實(shí)際上，考慮到蘋(píng)果公司對(duì)最終性能的關(guān)注，其SoC通常具有大容量緩存以及可能進(jìn)行其他性能優(yōu)化。 A14 在Speedometer 2.0中獲得的早期性能數(shù)據(jù)是一個(gè)瀏覽器基準(zhǔn)，它通過(guò)模擬相當(dāng)原始的用戶操作來(lái)測(cè)量Web應(yīng)用程序的響應(yīng)速度，測(cè)試表明，蘋(píng)果A14 SoC可以比Intel的八核Core i9高54％的速度。Speedometer2.0中的性能數(shù)字無(wú)法提供有關(guān)針對(duì)現(xiàn)代x86 CPU優(yōu)化的復(fù)雜應(yīng)用程序中的性能的任何信息。盡管如此，它仍然給出了有關(guān)SoC可以達(dá)到的最大理論性能的想法。在某種程度上，該測(cè)試可以視為現(xiàn)代計(jì)算機(jī)的一場(chǎng)阻力賽。

Speculations：A14 Bionic是否能為蘋(píng)果Mac的SoC提供想法？

十多年來(lái)，蘋(píng)果一直在為智能手機(jī)，平板電腦，智能手表以及可穿戴設(shè)備和智能耳機(jī)開(kāi)發(fā)SoC。當(dāng)需要為其iPad Air和iPad Pro平板電腦使用性能更好的SoC時(shí)，他們通常會(huì)添加CPU內(nèi)核和更好的GPU，提供具有更寬接口的更多封裝內(nèi)存儲(chǔ)器和散熱器以實(shí)現(xiàn)更好的散熱來(lái)實(shí)現(xiàn)。盡管目前僅是一種推測(cè)，但我們可以期望該公司在開(kāi)發(fā)用于筆記本電腦和臺(tái)式機(jī)的SoC時(shí)采用類(lèi)似的策略。 從Apple的FireStorm內(nèi)核和新的GPU的尺寸來(lái)看，該公司可以在不顯著增加A14 Bionic的芯片尺寸的情況下將高性能內(nèi)核和GPU集群的數(shù)量加倍。當(dāng)然，它必須改進(jìn)其內(nèi)存子系統(tǒng)（可能涉及額外的64位內(nèi)存通道和擴(kuò)大的系統(tǒng)緩存）。

但是，即使進(jìn)行了所有“升級(jí)”，其PC SoC的芯片尺寸也將與英特爾高端版本的Ice Lake-U CPU相似，而后者比英特爾最新的Tiger Lake-U處理器要小。 蘋(píng)果尚未透露有關(guān)PC SoC的許多細(xì)節(jié)，只是說(shuō)它們將使用與所有設(shè)備相同的通用架構(gòu)。同時(shí)，該公司特意將這些處理器稱(chēng)為“ Apple Silicon”，而不是“適用于Mac的A系列”。 在這一點(diǎn)上，蘋(píng)果似乎可以通過(guò)增加CPU內(nèi)核和GPU功能來(lái)擴(kuò)展其A14 Bionic設(shè)計(jì)，而不必冒太大的風(fēng)險(xiǎn)。但是，蘋(píng)果公司從未證實(shí)過(guò)，其PC SoC確實(shí)會(huì)使用其高性能智能手機(jī)內(nèi)核，為此，目前人們智能猜測(cè)它們的使用情況。

責(zé)任編輯：xj

原文標(biāo)題：關(guān)注 | 顯微鏡下的蘋(píng)果A14芯片

文章出處：【微信公眾號(hào)：旺材芯片】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。