物聯(lián)網(wǎng)、大數(shù)據(jù)和AI技術(shù)正在對芯片性能、功率、面積成本和上市時間（簡稱PPACt）提出新的要求，這些要求已經(jīng)超出了經(jīng)典摩爾定律的范圍。這催生了一種新的解決方案，其中一個關(guān)鍵技術(shù)是先進(jìn)封裝，用于支撐異構(gòu)設(shè)計和集成各種類似或不同芯片。設(shè)計者可以將各種節(jié)點和晶圓尺寸的CMOS芯片與其他功能（包括電源、射頻和光子學(xué)）集成。他們可以結(jié)合來自不同IDMs和晶圓廠的硅片來創(chuàng)建異構(gòu)芯片、子系統(tǒng)或高度集成系統(tǒng)。簡而言之，它可以使設(shè)計和制造靈活性達(dá)到一個新水平，從而解決芯片PPACt。

最近在舊金山舉行的IEEE國際電子設(shè)備會議(IEDM)上舉行了一個杰出小組討論，由Applied Regina Freed主持，來自Facebook、IBM、英特爾、斯坦福大學(xué)和臺積電的專家參加了研討會。本文將重點介紹小組成員對異構(gòu)設(shè)計和先進(jìn)包裝的看法，并分享Applied在這一領(lǐng)域正在進(jìn)行的一些創(chuàng)新工作，以幫助實現(xiàn)邏輯領(lǐng)域下一個十年的進(jìn)步。

小組成員討論了可以從先進(jìn)封裝中受益的兩大產(chǎn)業(yè)：云計算和5G。超規(guī)模計算架構(gòu)師正在尋找新的方法，以在恒定或較低的功耗下實現(xiàn)更高的性能。5G基礎(chǔ)設(shè)施和設(shè)備設(shè)計者還將信號完整性、尺寸、散熱和成本放在首位。

異構(gòu)設(shè)計和高級封裝提供了超越2D擴(kuò)展的新方法，以實現(xiàn)工程師所期望的優(yōu)化。功能系統(tǒng)塊不需要應(yīng)用最新節(jié)點，可以在成熟節(jié)點上制造，這使重用現(xiàn)有的邏輯設(shè)計成為可能。重用現(xiàn)有設(shè)計可以降低硅的成本，縮短設(shè)計時間，加快量產(chǎn)和面市時間，這是在有前景的新市場建立領(lǐng)導(dǎo)地位的關(guān)鍵因素。此外，先進(jìn)的封裝可用于縮短芯片互連、減少寄生，從而顯著提高數(shù)據(jù)速率和整體性能。

英特爾高級首席工程師兼工藝與產(chǎn)品集成技術(shù)開發(fā)組主任Ramune Nagisetty在會議上表示:“我堅信先進(jìn)的封裝技術(shù)將推動摩爾定律的發(fā)展。未來是先進(jìn)封裝和可互操作芯片的規(guī)模專業(yè)化。我預(yù)測一個行業(yè)規(guī)模的生態(tài)系統(tǒng)將圍繞chiplet library的概念發(fā)展，在這個概念中，你可以將一個舊的技術(shù)節(jié)點替換為一個新的技術(shù)節(jié)點，例如在高速內(nèi)核中。然后你可以在特定的節(jié)點中混合特定功能，比如電能傳輸，內(nèi)存，或者特定類型的加速器（如GPU）。這基本上是把高度劃分芯片技術(shù)帶入先進(jìn)的封裝領(lǐng)域?！?/p>

Applied在新加坡的先進(jìn)封裝開發(fā)中心致力于使該行業(yè)能夠在異構(gòu)集成方面取得突破。該工廠是世界上最先進(jìn)的晶圓封裝實驗室之一，專注于開發(fā)晶圓級系統(tǒng)和工藝技術(shù)解決方案，以實現(xiàn)異構(gòu)封裝集成的未來路線圖。

他們通過實現(xiàn)異構(gòu)集成的基本“構(gòu)建模塊”，即高級凹凸和微凹凸(1D)、細(xì)線重分布層(RDL-2D)、透硅通道(TSV-3D)和混合互連(HBI-3D)來實現(xiàn)這一點。除了單元級流程之外，Applied及其合作伙伴正在為這些構(gòu)建塊開發(fā)全流程解決方案，并通過內(nèi)部設(shè)計的測試工具驗證它們。

原文鏈接：

https://blog.appliedmaterials.com/future-of-logic

責(zé)任編輯：xj

原文標(biāo)題：為什么摩爾定律還能繼續(xù)？想不到是靠封裝技術(shù)！

文章出處：【微信公眾號：ssdfans】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。