ASIC設(shè)計(jì)的“四大神器”，折疊(Fold )，展開(Expand)，重定時(shí)(Retiming)，資源共享(Resource Sharing) 。

折疊&展開

Fold & Expand，折疊和展開

一拍得出結(jié)果，使用了兩個(gè)乘法器，面積大，速度快。

兩拍得出結(jié)果，使用了1個(gè)乘法器，面積小，速度慢。

這個(gè)過程就叫做折疊，展開可以看作是折疊的逆操作，在實(shí)際工程中，我們根據(jù)需求適當(dāng)?shù)氖褂眠@個(gè)兩個(gè)技術(shù)，實(shí)現(xiàn)設(shè)計(jì)最優(yōu)化。

提高速度和降低面積是兩個(gè)矛盾的目標(biāo)，所以在具體的設(shè)計(jì)中要折中（Trade-off），一個(gè)好的設(shè)計(jì)追求的極致是讓乘法器等占用面積大的邏輯盡量不要空閑。高度復(fù)用。

重定時(shí)

筆試題中常有問，什么是Retiming技術(shù)？

Retiming就是重新調(diào)整時(shí)序，例如電路中遇到復(fù)雜的組合邏輯，延遲過大，電路時(shí)序不滿足，這個(gè)時(shí)候采用流水線技術(shù)，在組合邏輯中插入寄存器加流水線，進(jìn)行操作，面積換速度思想。

我們知道任何的數(shù)字電路都可以等效成組合邏輯加D觸發(fā)器打拍，兩個(gè)D觸發(fā)器之間的組合邏輯路徑?jīng)Q定了，系統(tǒng)的工作頻率，決定芯片的性能。所以為了提高芯片的工作頻率，使用流水線技術(shù)在組合邏輯中插入寄存器。

插入寄存器的位置需要慎重選擇，不同的位置數(shù)據(jù)的打拍所消耗的寄存器的數(shù)量也不同，比方說你在位置a消耗25bit寄存器，位置b消耗20bit寄存器，能省則省。

前面插入寄存器的位置使得comb1的延遲為30ns，comb2的延遲為10ns，系統(tǒng)的最高工作頻率是由最長路徑?jīng)Q定的。也就是說你這個(gè)系統(tǒng)最高工作頻率的周期，不小于30ns，前面是插入pipeline，這個(gè)時(shí)候我們不改變時(shí)序，采用重定時(shí)技術(shù)，使得各個(gè)組合邏輯之間的延遲相當(dāng)。

資源共享

從設(shè)計(jì)的角度來說，最常見的就是計(jì)數(shù)器，能用一個(gè)計(jì)數(shù)器實(shí)現(xiàn)的，就別用倆，底層模塊之間相同的邏輯盡量使用一塊電路，減少重復(fù)的設(shè)計(jì)。

基本邏輯單元的共享舉例，面積：加法器 > 比較器 > 選擇器。俗稱加比選。

乘法器本質(zhì)上也是全加器。

所以就有先選后比，先選后加，先選后乘。

畫個(gè)圖意思一下。

最基本的層次共享是基于基本元器件的共享，綜合工具能做較多的自動優(yōu)化，在布局布線時(shí)還能進(jìn)一步提高資源利用率，通常情況下是在同一模塊內(nèi)進(jìn)行優(yōu)化，但如果你的工具足夠強(qiáng)大，則可以打破模塊邊界進(jìn)行優(yōu)化。像很多模塊被打散揉在一起布線是可能的，從后端看也看不到模塊邊界。工具的布線優(yōu)化人工都很難干預(yù)。

最后

以上是從基本電路設(shè)計(jì)的角度上和數(shù)據(jù)通路上進(jìn)行歸類，控制邏輯的話，簡單來說一個(gè)字，狀態(tài)機(jī)大法好。這個(gè)問題我們下次再聊。

責(zé)任編輯：lq