chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十章PWM呼吸燈實驗

FPGA技術(shù)專欄 ? 來源:芯驛電子科技 ? 作者:芯驛電子科技 ? 2021-01-23 11:18 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

原創(chuàng)聲明:

本原創(chuàng)教程由芯驛電子科技(上海)有限公司(ALINX)創(chuàng)作,版權(quán)歸本公司所有,如需轉(zhuǎn)載,需授權(quán)并注明出處。

適用于板卡型號:

AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG

實驗Vivado工程為“pwm_led”。

本文主要講解使用PWM控制LED,實現(xiàn)呼吸燈的效果。

1.實驗原理

如下圖所示,用一個N比特的計數(shù)器,最大值可以表示為2的N次方,最小值0,計數(shù)器以“period”為步進(jìn)值累加,加到最大值后會溢出,進(jìn)入下一個累加周期。當(dāng)計數(shù)器值大于“duty”時,脈沖輸出高,否則輸出低,這樣就可以完成圖中紅色線所示的脈沖占空比可調(diào)的脈沖輸出,同時“period”可以調(diào)節(jié)脈沖頻率,可以理解為計數(shù)器的步進(jìn)值。

pIYBAGAKLtSAOU6CAAANXx_V_tQ811.jpgPWM脈寬調(diào)制示意圖

不同的脈沖占空比的方波輸出后加在LED上,LED燈就會顯示不同的亮度,通過不斷地調(diào)節(jié)方波的占空比,從而實現(xiàn)LED燈亮度的調(diào)節(jié)。

2. 實驗設(shè)計

PWM模塊設(shè)計非常簡單,在上面的原理中已經(jīng)講到,這里不再說原理。

信號名稱 方向 說明
clk in 時鐘輸入
rst in 異步復(fù)位輸入,高復(fù)位
period in PWM脈寬周期(頻率)控制。period = PWM輸出頻率 * (2 的N次方) / 系統(tǒng)時鐘頻率。顯然N越大,頻率精度越高。
duty in 占空比控制,占空比 = duty / (2的N次方)* 100%

PWM模塊(ax_pwm)端口

`timescale1ns/1psmoduleax_pwm#(
	parameterN=16//pwmbitwidth
)(inputclk,inputrst,input[N-1:0]period,	//pwmstepvalueinput[N-1:0]duty,		//dutyvalueoutputpwm_out	//pwmoutput);reg[N-1:0]period_r;		//periodregisterreg[N-1:0]duty_r;		//dutyregisterreg[N-1:0]period_cnt;	//periodcounterregpwm_r;assignpwm_out=pwm_r;always@(posedgeclkorposedgerst)beginif(rst==1)begin
period_r<={?N?{1'b0}};
????????duty_r?<={?N?{1'b0}};endelsebegin
????????period_r?<=?period;
????????duty_r???<=?duty;endend//period?counter,?step?is?period?valuealways@(posedge?clk?orposedge?rst)beginif(rst==1)
????????period_cnt?<={?N?{1'b0}};else
????????period_cnt?<=?period_cnt?+?period_r;endalways@(posedge?clk?orposedge?rst)beginif(rst==1)begin
????????pwm_r?<=1'b0;endelsebeginif(period_cnt?>=duty_r)	//ifperiodcounterisbiggerorequalstodutyvalue,thensetpwmvaluetohighpwm_r<=1'b1;else
????????????pwm_r?<=1'b0;endend

那么如何實現(xiàn)呼吸燈的效果呢?我們知道呼吸燈效果是由暗不斷的變亮,再由亮不斷的變暗的過程,而亮暗效果是由占空比來調(diào)節(jié)的,因此我們主要來控制占空比,也就是控制duty的值。

在下面的測試代碼中,通過設(shè)置period的值,設(shè)定PWM的頻率為200Hz,PWM_PLUS狀態(tài)即是增加duty值,如果增加到最大值,將pwm_flag置1,并開始將duty值減少,待減少到最小的值,則開始增加duty值,不斷循環(huán)。其中PWM_GAP狀態(tài)為調(diào)整間隔,時間為100us。

`timescale1ns/1psmodulepwm_test(input		clk,		//25MHzinput		rst_n,		//lowactive	output	led			//high-off,low-on);
					localparamCLK_FREQ=25;				//25MHzlocalparamUS_COUNT=CLK_FREQ;		//1uscounterlocalparamMS_COUNT=CLK_FREQ*1000;	//1mscounterlocalparamDUTY_STEP	=32'd100000;	//dutysteplocalparamDUTY_MIN_VALUE=32'h6fffffff;	//dutyminimumvaluelocalparamDUTY_MAX_VALUE=32'hffffffff;	//dutymaximumvalue					localparamIDLE		=0;	//IDLEstatelocalparamPWM_PLUS	=1;//PWMdutyplusstatelocalparamPWM_MINUS	=2;//PWMdutyminusstatelocalparamPWM_GAP	=3;//PWMdutyadjustmentgapwire		pwm_out;	//pwmoutputreg[31:0]	period;		//pwmstepvaluereg[31:0]	duty;		//dutyvaluereg			pwm_flag;	//dutyvalueplusandminusflag,0:plus;1:minusreg[3:0]	state;reg[31:0]	timer;		//dutyadjustmentcounterassignled=~pwm_out;//ledlowactivealways@(posedgeclkornegedgerst_n)begin
	if(rst_n==1'b0)
	begin
		period		<=32'd0;
		timer?		<=32'd0;
		duty?		<=32'd0;
		pwm_flag?	<=1'b0;
		state?		<=?IDLE;
	end
	else
		case(state)
			IDLE:
			begin
				period?		<=32'd17179;//The?pwm?step?value,?pwm?200Hz(period?=?200*2^32/50000000)				state??		<=?PWM_PLUS;
				duty???		<=?DUTY_MIN_VALUE;				
			end
			PWM_PLUS?:
			begin
				if(duty?>DUTY_MAX_VALUE-DUTY_STEP)	//ifdutyisbiggerthanDUTYMAXVALUEminusDUTY_STEP,begintominusdutyvalue				begin
					pwm_flag	<=1'b1;
					duty???		<=?duty?-?DUTY_STEP?;
				end
				else
				begin
					pwm_flag?	<=1'b0;					
					duty???		<=?duty?+?DUTY_STEP?;	
				end
				
				state??		<=?PWM_GAP?;
			end
			PWM_MINUS?:
			begin
				if(duty?=US_COUNT*100)//adjustmentgapis100us				begin
					if(pwm_flag)
						state<=?PWM_MINUS?;
					else
						state?<=?PWM_PLUS?;
						
					timer?<=32'd0;
				end
				else
				begin
					timer?<=?timer?+32'd1;
				end
			end
			default:
			begin
				state?<=?IDLE;		
			end			
		endcaseend//Instantiate?pwm?moduleax_pwm#(.N(32))ax_pwm_m0(.clk??????(clk),.rst??????(~rst_n),.period???(period),.duty?????(duty),.pwm_out??(pwm_out));
	endmodule

3. 下載驗證

生成bitstream,并下載bit文件,可以看到PL LED1燈產(chǎn)生呼吸燈效果。PWM是比較常用的模塊,比如風(fēng)扇轉(zhuǎn)速控制,電機(jī)轉(zhuǎn)速控制等等。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1654

    文章

    22273

    瀏覽量

    629889
  • PWM
    PWM
    +關(guān)注

    關(guān)注

    116

    文章

    5842

    瀏覽量

    223667
  • Zynq
    +關(guān)注

    關(guān)注

    10

    文章

    625

    瀏覽量

    49209
  • MPSoC
    +關(guān)注

    關(guān)注

    0

    文章

    202

    瀏覽量

    25051
  • 呼吸燈
    +關(guān)注

    關(guān)注

    10

    文章

    116

    瀏覽量

    43810
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    現(xiàn)已上市:AMD Spartan UltraScale+ FPGA SCU35 評估套件——面向所有開發(fā)人員的經(jīng)濟(jì)實惠平臺

    AMD Spartan UltraScale+ FPGA SCU35 評估套件現(xiàn)已開放訂購。 該平臺由 AMD 構(gòu)建,為客戶提供了一條利用 Spartan UltraScale+ FPGA
    的頭像 發(fā)表于 11-27 10:52 ?163次閱讀

    Zynq MPSoC PS側(cè)PCIe高速DMA互連解決方案

    在涉及Xilinx Zynq UltraScale+ MPSoC的項目中,實現(xiàn)設(shè)備間高速、低延遲的數(shù)據(jù)傳輸往往是核心需求之一。PCIe(尤其PS側(cè))結(jié)合DMA(直接內(nèi)存訪問)正是滿足這類需求的理想技術(shù)方案。
    的頭像 發(fā)表于 10-22 13:53 ?3037次閱讀
    雙<b class='flag-5'>Zynq</b> <b class='flag-5'>MPSoC</b> PS側(cè)PCIe高速DMA互連解決方案

    AMD Spartan UltraScale+ FPGA的優(yōu)勢和亮點

    AMD Spartan UltraScale+ FPGA 集小型封裝、先進(jìn)的 I/O 功能與低功耗等優(yōu)勢于一體。該系列 FPGA 配備高速 16.3 Gb/s 收發(fā)器、內(nèi)置的外部內(nèi)存控制器以及
    的頭像 發(fā)表于 10-17 10:16 ?352次閱讀
    AMD Spartan <b class='flag-5'>UltraScale+</b> <b class='flag-5'>FPGA</b>的優(yōu)勢和亮點

    AMD Vivado IP integrator的基本功能特性

    我們還將帶您了解在 AMD Zynq UltraScale+ MPSoC 開發(fā)板與 AMD Versal 自適應(yīng) SoC 開發(fā)板上使用 IP integrator 時,兩種設(shè)計流程之間存在的差異。
    的頭像 發(fā)表于 10-07 13:02 ?1770次閱讀
    AMD Vivado IP integrator的基本功能特性

    璞致電子 UltraScale+ RFSoC 架構(gòu)下的軟件無線電旗艦開發(fā)平臺

    璞致電子 PZ-ZU49DR-KFB 開發(fā)板基于 Xilinx ZYNQ UltraScale+ RFSoC XCZU49DR 主控制器,以 "ARM+FPGA 異構(gòu)架構(gòu)" 為
    的頭像 發(fā)表于 08-06 10:08 ?850次閱讀
    璞致電子 <b class='flag-5'>UltraScale+</b> RFSoC 架構(gòu)下的軟件無線電旗艦開發(fā)平臺

    第十章 W55MH32 SNTP示例

    本文講解了如何在W55MH32芯片上實現(xiàn)SNTP授時功能,通過實例詳細(xì)展示了從SNTP服務(wù)器同步時間的實現(xiàn)流程,包括時間請求、響應(yīng)解析和本地時間校準(zhǔn)等核心步驟。文章還對SNTP的應(yīng)用場景進(jìn)行了分析,幫助讀者理解其在時間同步中的實際應(yīng)用價值。
    的頭像 發(fā)表于 07-24 09:43 ?821次閱讀
    <b class='flag-5'>第十章</b> W55MH32 SNTP示例

    【PZ-ZU15EG-KFB】——ZYNQ UltraScale + 異構(gòu)架構(gòu)下的智能邊緣計算標(biāo)桿

    璞致電子推出PZ-ZU15EG-KFB異構(gòu)計算開發(fā)板,搭載Xilinx ZYNQ UltraScale+ XCZU15EG芯片,整合四核ARM Cortex-A53、雙核Cortex-R5F
    的頭像 發(fā)表于 07-22 09:47 ?673次閱讀
    【PZ-ZU15EG-KFB】——<b class='flag-5'>ZYNQ</b> <b class='flag-5'>UltraScale</b> + 異構(gòu)架構(gòu)下的智能邊緣計算標(biāo)桿

    AMD Spartan UltraScale+ FPGA 開始量產(chǎn)出貨

    邊緣應(yīng)用而設(shè)計,為業(yè)經(jīng)驗證的 UltraScale+ FPGA 和自適應(yīng) SoC 產(chǎn)品組合帶來了現(xiàn)代化的連接、后量子密碼等功能。 三款最低
    的頭像 發(fā)表于 06-18 10:32 ?1981次閱讀
    AMD Spartan <b class='flag-5'>UltraScale+</b> <b class='flag-5'>FPGA</b> 開始量產(chǎn)出貨

    第十章 W55MH32中斷應(yīng)用概覽

    本章講述了W55MH32中斷應(yīng)用,涵蓋異常類型、NVIC介紹、優(yōu)先級定義與分組,闡述中斷編程三要點(使能中斷、配置 NVIC、編寫服務(wù)函數(shù)),并強(qiáng)調(diào)優(yōu)先級分組設(shè)置注意事項。
    的頭像 發(fā)表于 05-22 17:07 ?1529次閱讀
    <b class='flag-5'>第十章</b> W55MH32中斷應(yīng)用概覽

    Xilinx Ultrascale系列FPGA的時鐘資源與架構(gòu)解析

    Ultrascale是賽靈思開發(fā)的支持包含步進(jìn)功能的增強(qiáng)型FPGA架構(gòu),相比7系列的28nm工藝,Ultrascale采用20nm的工藝,主要有2個系列:Kintex和Virtex
    的頭像 發(fā)表于 04-24 11:29 ?2036次閱讀
    Xilinx <b class='flag-5'>Ultrascale</b>系列<b class='flag-5'>FPGA</b>的時鐘資源與架構(gòu)解析

    【瑞薩RA2L1入門學(xué)習(xí)】01. PWM 呼吸

    占空比的調(diào)節(jié)就是實現(xiàn)呼吸效果的關(guān)鍵。通過控制PWM信號的占空比,可以實現(xiàn)對LED亮度的連續(xù)調(diào)節(jié)。在遞增占空比階段,LED亮度逐漸增加;在遞減占空比階段,LED亮度逐漸降低。使用循環(huán)
    發(fā)表于 03-07 11:43

    基于FPGA呼吸設(shè)計(附源工程)

    ,起到一個通知提醒的作用。 設(shè)計原理 關(guān)于呼吸設(shè)計實現(xiàn)的理論主要是PWM有關(guān)知識。PWM(Pluse Width Modulation)脈沖寬度調(diào)制,是一種對模擬信號電平進(jìn)行數(shù)字編碼
    的頭像 發(fā)表于 01-16 10:09 ?1369次閱讀
    基于<b class='flag-5'>FPGA</b>的<b class='flag-5'>呼吸</b><b class='flag-5'>燈</b>設(shè)計(附源工程)

    Zynq UltraScale+ MPSoC數(shù)據(jù)手冊

    電子發(fā)燒友網(wǎng)站提供《Zynq UltraScale+ MPSoC數(shù)據(jù)手冊.pdf》資料免費下載
    發(fā)表于 12-30 14:37 ?3次下載

    《DNESP32S3使用指南-IDF版_V1.6》第十章 LED實驗

    第十章LED實驗 本章將通過一個經(jīng)典的點燈實驗,帶大家開啟ESP32-S3 IDF開發(fā)之旅。通過本章學(xué)習(xí),我們將會學(xué)習(xí)到如何實現(xiàn)ESP32-S3的IO作為輸出功能。本章分為如下幾個小節(jié):10.1
    發(fā)表于 12-07 09:33

    針對ZYNQ+ULTRASCALEFPGA供電的一些疑問求解答

    針對ZYNQ+ULTRASCALEFPGA供電一些疑問(比如XCZU15EG-FFVB1156I型號): 1:這個芯片的輸出配置可以通過I2C接口進(jìn)行配置,有個疑問,就是板子在SMT貼片回來以后
    發(fā)表于 12-02 08:02