射頻識(shí)別RFID（Radio Frequency Identification）系統(tǒng)由閱讀器和電子標(biāo)簽組成，天線是閱讀器和電子標(biāo)簽通信的橋梁。為了使閱讀器發(fā)射的射頻能量最大限度地被無(wú)源標(biāo)簽天線所吸收，理論要求電子標(biāo)簽天線和標(biāo)簽芯片阻抗達(dá)到共軛匹配。即UHF頻段無(wú)源RFID單芯片的阻抗值，直接決定著電子標(biāo)簽天線設(shè)計(jì)，進(jìn)而影響電子標(biāo)簽的性能。

UHF頻段無(wú)源RFID電子標(biāo)簽采用反射調(diào)制原理工作，其原理決定了電子標(biāo)簽芯片阻抗具有UHF頻段、無(wú)源、時(shí)變性、非線性等復(fù)雜特性，尤其是對(duì)于尺寸不足1 mm2的單芯片，本身即存在著尺寸小、射頻影響等困難，導(dǎo)致常規(guī)的測(cè)試方法很難準(zhǔn)確地對(duì)電子標(biāo)簽芯片阻抗進(jìn)行測(cè)試。本文研究了UHF無(wú)源單芯片阻抗測(cè)試方法，通過(guò)對(duì)標(biāo)準(zhǔn)芯片阻抗測(cè)試，對(duì)測(cè)試方法進(jìn)行了檢驗(yàn)。

1 測(cè)試原理

對(duì)于UHF頻段無(wú)源電子標(biāo)簽工作特征而言，由于單芯片工作在UHF頻段，通過(guò)標(biāo)簽芯片pad的任何引線都將產(chǎn)生寄生電容或者寄生電感，從而對(duì)芯片阻抗測(cè)試產(chǎn)生影響。同時(shí)，采用常規(guī)的測(cè)試方法，引線的長(zhǎng)度和寬度很難把握，測(cè)試的重復(fù)性差，不利于標(biāo)簽芯片阻抗的準(zhǔn)確測(cè)試。本文采用傳輸線阻抗匹配網(wǎng)絡(luò)對(duì)芯片阻抗進(jìn)行測(cè)試，較好地解決了實(shí)際測(cè)試中面臨的接入困難等問(wèn)題。

由分布參數(shù)電路理論可知，在UHF頻段，傳輸線的寬度和長(zhǎng)度影響著傳輸線特性阻抗值。例如本文所使用的平行雙導(dǎo)線，其工作頻帶很寬，可用于1 GHz以下所有頻率中，平行雙導(dǎo)線的特性阻抗值［3］如式（1）所示：

式中，a為平行雙導(dǎo)線中心的距離，b為平行雙導(dǎo)線單根導(dǎo)線的寬度。

利用傳輸線此特性，構(gòu)建一個(gè)傳輸線阻抗匹配網(wǎng)絡(luò)模型，如圖1所示。左端為匹配網(wǎng)絡(luò)的前端電路，輸入能量為芯片正常工作狀態(tài)下的最小功耗，參考阻抗可以用一個(gè)阻抗為50 Ω的電阻R0代替。終端開(kāi)路的λ/4的傳輸線相當(dāng)于短路，實(shí)現(xiàn)阻抗變換，在λ/4傳輸線末端并聯(lián)一段終端短路的短截線，此段短截線相當(dāng)于一個(gè)感抗元件。芯片一般呈現(xiàn)容性，并聯(lián)在λ/4傳輸線末端，通過(guò)改變短截線終端與芯片的距離Lλ，可以改變短截線引入的感抗大小，進(jìn)而與芯片阻抗達(dá)到共軛匹配。

當(dāng)芯片與匹配網(wǎng)絡(luò)達(dá)到共軛匹配狀態(tài)時(shí)，芯片兩端的回波損耗S11最小，即芯片幾乎吸收了前端電路傳輸?shù)乃心芰浚⑶沂钦９ぷ鞯淖钚∧芰?。通過(guò)觀察回波損耗S11的值，用以確定最優(yōu)的傳輸線阻抗Z0以及短截線距離芯片的長(zhǎng)度Lλ，反推此時(shí)的阻抗網(wǎng)絡(luò)，即可獲得無(wú)源RFID標(biāo)簽芯片在工作狀態(tài)時(shí)的輸入阻抗。

圖2為阻抗匹配網(wǎng)絡(luò)的等效電路，YR0代表電阻R0經(jīng)λ/4傳輸線變換后的輸入導(dǎo)納，Ys代表末端短路的短接線在芯片連接處的輸入導(dǎo)納，Ychip代表芯片的輸入導(dǎo)納。Ychip和YR0、Ys相并聯(lián)。由傳輸線相關(guān)理論［4］可得：

實(shí)際測(cè)試模型如圖3所示，讀寫(xiě)器和可調(diào)衰減器通過(guò)同軸線相連，其輸出口參考阻抗均為50 Ω。運(yùn)行讀寫(xiě)器，將其頻率設(shè)置為915 MHz，通過(guò)調(diào)節(jié)可調(diào)衰減器，減小輸入阻抗匹配網(wǎng)絡(luò)的能量，同時(shí)調(diào)節(jié)傳輸線阻抗Z0以及短截線終端距離芯片的距離Lλ，使芯片能夠獲得正常工作的最小能量。此時(shí)，將Z0和Lλ的值代入式（8）即可得到芯片在最低功耗下的阻抗值。

2 仿真分析

利用ADS仿真軟件對(duì)阻抗測(cè)試模型進(jìn)行仿真，標(biāo)簽芯片接口用Term1表示，輸出阻抗可以按照芯片的標(biāo)準(zhǔn)阻抗設(shè)定；閱讀器與衰減器串聯(lián)之后的輸出接口用Term2表示，輸出阻抗為50 Ω；物理長(zhǎng)度為λ/4的傳輸線模型用TL1表示，其角度為90 deg，特性阻抗為Z0。在915 MHz頻點(diǎn)，將Term1的阻抗值用NXP_XM芯片data-

sheet所規(guī)定的阻抗值18.1-149*j代替時(shí)，得到最優(yōu)阻抗Z0為250 Ω

從圖4所示標(biāo)準(zhǔn)芯片的回波損耗仿真圖形可以看出，標(biāo)準(zhǔn)芯片與阻抗匹配網(wǎng)絡(luò)已經(jīng)達(dá)到比較好的匹配狀態(tài)，證明測(cè)試原理有效。

3 實(shí)際測(cè)試及誤差分析

基于以上仿真制作測(cè)試板。結(jié)合芯片封裝形式以及SMA頭的寬度，選擇平行雙線的中心距為4.15 mm，利用式（1），計(jì)算平行雙線寬度b值及對(duì)應(yīng)的Z0值如表1所示，依據(jù)表1所示的計(jì)算值可以制作出測(cè)試板。為了提高測(cè)試板的抗干擾能力，SMA頭接入信號(hào)后首先通過(guò)一個(gè)巴倫，將非平衡信號(hào)轉(zhuǎn)換成平衡信號(hào)，然后再接到后端的平行雙導(dǎo)線。

測(cè)試板材料將對(duì)傳輸線_上的波長(zhǎng)產(chǎn)生影響，結(jié)合傳輸線理論，對(duì)于終端開(kāi)路的傳輸線而言，當(dāng)0《z《λ/4時(shí)，輸入阻抗呈現(xiàn)容性;當(dāng)z=λ/4時(shí)，輸入阻抗為0，相當(dāng)于短路;當(dāng)/4《z《λ/2時(shí)，輸入阻抗呈現(xiàn)感 性;其中z為傳輸線的長(zhǎng)度。利用網(wǎng)絡(luò)分析儀進(jìn)行實(shí)際測(cè)試得知，該傳輸線上的波長(zhǎng)為252 mm，芯片應(yīng)該 放在λ/4處，即距離輸出端口63 mm處。

利用此測(cè)試板對(duì)工作在915 MHz的標(biāo)準(zhǔn)芯片進(jìn)行測(cè)試獲得最優(yōu)的Z0和L入值，代入公式（8）即可得到 NXP_ _XM芯片阻抗為： 17.1-j145; Impinj_ _Monza4芯片阻抗為： 10.2-j142 2。而datasheet所給出 的NXP_ XM芯片阻抗為： 18.1-j149; Impinj_ Monza4 單端口連接芯片阻抗為： 11-j143 S。測(cè)試標(biāo)準(zhǔn)芯片所得阻抗值與芯片的datasheet相比略有偏差。

誤差產(chǎn)生的原因如下： （1）任何芯片阻抗值均具有離散性，這是由芯片本身的質(zhì)量所決定的，所作的測(cè)試僅僅是對(duì)標(biāo)準(zhǔn)芯片的個(gè)別測(cè)試，而datasheet所給出的結(jié)果是一定數(shù)量的芯片阻抗取其平均值所得。（2）從仿真中可以看出，短截線與芯片距離的微小偏差便會(huì)對(duì)芯片的阻抗產(chǎn)生影響，可以利用多次讀數(shù)取平均值減小誤差。（3）作為通用測(cè)試板，傳輸線阻抗值與芯片測(cè)試所需要的值會(huì)有偏差，但是通過(guò)計(jì)算之后發(fā)現(xiàn)影響不大，依然能夠保證較低的回波損耗值。

本文提出一種UHF頻段無(wú)源RFID標(biāo)簽芯片在最低功耗工作狀態(tài)下的阻抗測(cè)試方法，其測(cè)試方法簡(jiǎn)單、準(zhǔn)確性高、實(shí)際應(yīng)用性強(qiáng)。利用該測(cè)試方法對(duì)工作在單個(gè)頻點(diǎn)的芯片阻抗進(jìn)行測(cè)試，同時(shí)通過(guò)多頻點(diǎn)測(cè)試，可 以測(cè)得- -個(gè)頻段內(nèi)芯片的阻抗值變化情況。另外，該測(cè)試方法在測(cè)試板中引入了巴倫，提高了測(cè)試板抗干擾能力。此UHF無(wú)源單芯片阻抗測(cè)試的新方法改善了傳統(tǒng)測(cè)試方法的不足，提高了測(cè)試的精準(zhǔn)度，為下一-步頻段內(nèi)阻抗測(cè)試奠定了基礎(chǔ)。

編輯：jq