chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何在Vivado下設(shè)置BITSTREAM配置信息

FPGA技術(shù)驛站 ? 來源:TeacherGaoFPGAHub ? 作者:TeacherGaoFPGAHub ? 2021-06-15 14:26 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

首先我們看一下如何在Vivado下設(shè)置BITSTREAM配置信息。這可以在綜合之后進(jìn)行。借助如下操作:

打開綜合后的設(shè)計

依次點擊Tools-》 Edit Device Properties

會彈出如下界面。

e5414d66-cd8d-11eb-9e57-12bb97331649.png

在這個界面的左側(cè)部分,相當(dāng)于主菜單,右側(cè)部分為菜單細(xì)節(jié)。例如,這里選擇General,可以看到右側(cè)BitstreamProperties細(xì)節(jié)。如果要對生成的bit文件進(jìn)行壓縮,就可以選擇這里的Enable Bitstream Compression。有時如果只記得某個屬性名字,不知道在哪個菜單下,可直接在搜索處(主菜單上方的放大鏡處)輸入關(guān)鍵字就可以快速找到。

這里我們選擇SPI配置方式,同時將未使用的FPGA管腳設(shè)置為下拉。

事實上,這些信息最終都是以約束的形式被保存在.xdc文件中。上述設(shè)置對應(yīng)的約束即為(這些命令會出現(xiàn)在Vivado Tcl Console中):

e5ea7436-cd8d-11eb-9e57-12bb97331649.png

如果已經(jīng)執(zhí)行完布局布線并生成了布線后的.dcp文件,那么如何從這個文件中獲取BITSTREAM信息呢?這個借助Tcl命令就很簡單,具體命令如下圖所示。

e5f67eca-cd8d-11eb-9e57-12bb97331649.png

其中第一條命令是將當(dāng)前目錄切換到Vivado工程所在目錄。第二條命令則會生成BITSTREAM相關(guān)屬性信息,并將其寫入指定文件中。文件內(nèi)容如下圖所示。可以看到和之前的設(shè)置是一致的。

e6031400-cd8d-11eb-9e57-12bb97331649.png

有興趣的同學(xué)可執(zhí)行下面的命令,觀察輸出結(jié)果,理解命令list_property和list_property_value的含義。

e68fb25c-cd8d-11eb-9e57-12bb97331649.png

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1660

    文章

    22415

    瀏覽量

    636517
  • SPI
    SPI
    +關(guān)注

    關(guān)注

    17

    文章

    1885

    瀏覽量

    101293
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    857

    瀏覽量

    71136
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    【ALINX 教程】FPGA Multiboot 功能實現(xiàn)——基于 ALINX Artix US+ AXAU25 開發(fā)板

    教程目的 本教程介紹如何在 ?ALINX Artix US+ AXAU25 FPGA ?開發(fā)板上,通過? Multiboot ?實現(xiàn)多個 bitstream 的存儲與動態(tài)切換,并在配置失敗時自動回退
    的頭像 發(fā)表于 01-05 15:41 ?1244次閱讀
    【ALINX 教程】FPGA Multiboot 功能實現(xiàn)——基于 ALINX Artix US+ AXAU25 開發(fā)板

    使用Vivado 2018.2編譯E203的mcs文件,遇到的問題求解

    幾個字節(jié)的差異,這個有沒有問題?會不會是因為版本的不同導(dǎo)致的結(jié)果差異? 2. 我想在Vivado創(chuàng)建一個項目,根據(jù)Makefile中的步驟創(chuàng)建了項目,但是項目的前面步驟都對了,就是在最后生成bitstream的步驟出錯,說是有的管腳沒有定義。 哪位高手能夠幫忙看看這
    發(fā)表于 11-11 06:04

    生成Bitstream的DRC LUTLP-1錯誤的解決辦法

    bitstream時出現(xiàn)DRC錯誤,根據(jù)xilinx官方社區(qū)的幫助,解決了這問題。 在生成bitstream之前,進(jìn)行設(shè)置。 在bitstream
    發(fā)表于 10-30 07:42

    Windows系統(tǒng)下用vivado將電路燒寫到MCU200T板載FLASH的方法

    文件自動完成FPGA硬件電路的燒寫。這樣就不必每次調(diào)試軟件之前都需要重新打開vivado工程下載bitstream,可以更加方便地進(jìn)行嵌入式軟件開發(fā)。 首先打開vivado工程,綜合,實現(xiàn)
    發(fā)表于 10-29 08:21

    Vivado中向FPGA的Flash燒錄e203的方法

    首先導(dǎo)入、并配置好項目,完成項目的綜合(SYNTHESIS)與實現(xiàn)(IMPLEMENTATION),查看有無錯誤與或警告信息,調(diào)整完成后,右鍵比特流生成(Generate Bitstream),選擇
    發(fā)表于 10-23 08:28

    何在Vivado上仿真蜂鳥SOC,仿真NucleiStudio編譯好的程序

    如標(biāo)題所示,我們分享如何在Vivado上仿真蜂鳥SOC,仿真NucleiStudio編譯好的程序 具體步驟 1. 將蜂鳥soc移植到Vivado 只要將端口映射好,注意配置好時鐘和
    發(fā)表于 10-21 11:08

    N9H26如何創(chuàng)建 bitstream.264 和 bitstream?

    N9H26如何創(chuàng)建 bitstream.264 和 bitstream
    發(fā)表于 09-01 07:05

    何在 Keil rvmdk 開發(fā)環(huán)境中啟用可配置的數(shù)據(jù)閃存并設(shè)置大???

    何在 Keil rvmdk 開發(fā)環(huán)境中啟用可配置的數(shù)據(jù)閃存并設(shè)置大?。?/div>
    發(fā)表于 08-26 08:18

    何在 IAR Embedded Workbench for ARM 開發(fā)環(huán)境中啟用可配置數(shù)據(jù)閃存并設(shè)置大???

    何在 IAR Embedded Workbench for ARM 開發(fā)環(huán)境中啟用可配置數(shù)據(jù)閃存并設(shè)置大小?
    發(fā)表于 08-26 07:49

    請問如何在 Keil rvmdk 開發(fā)環(huán)境中啟用可配置的數(shù)據(jù)閃存并設(shè)置大?。?/a>

    何在 Keil rvmdk 開發(fā)環(huán)境中啟用可配置的數(shù)據(jù)閃存并設(shè)置大?。?/div>
    發(fā)表于 08-20 06:46

    請問如何在 IAR Embedded Workbench for ARM 開發(fā)環(huán)境中啟用可配置數(shù)據(jù)閃存并設(shè)置大?。?/a>

    何在 IAR Embedded Workbench for ARM 開發(fā)環(huán)境中啟用可配置數(shù)據(jù)閃存并設(shè)置大???
    發(fā)表于 08-20 06:23

    Vivado無法選中開發(fā)板的常見原因及解決方法

    在使用 AMD Vivado Design Suite 對開發(fā)板(Evaluation Board)進(jìn)行 FPGA 開發(fā)時,我們通常希望在創(chuàng)建工程時直接選擇開發(fā)板,這樣 Vivado 能夠自動配置
    的頭像 發(fā)表于 07-15 10:19 ?1713次閱讀
    <b class='flag-5'>Vivado</b>無法選中開發(fā)板的常見原因及解決方法

    何在EZ-USB SX3配置實用程序中配置它的設(shè)置?

    SX3 UVC(CYUSB3017)是否可以使用圖像傳感器接口以非整數(shù)幀速率(如 29.97fps)傳輸 UVC 視頻? 如何在 EZ-USB SX3 配置實用程序中配置它的設(shè)置?
    發(fā)表于 05-15 06:25

    何在Linux中配置DNS服務(wù)器

    本文詳細(xì)介紹了如何在Linux中配置DNS服務(wù)器,包括DNS工作原理、本地緩存、DNS查詢過程,以及正向和反向查詢的配置。步驟包括服務(wù)器配置、編輯BIND
    的頭像 發(fā)表于 05-09 13:38 ?2628次閱讀
    如<b class='flag-5'>何在</b>Linux中<b class='flag-5'>配置</b>DNS服務(wù)器

    如何設(shè)置信令測試儀的發(fā)射參數(shù)

    設(shè)置信令測試儀的發(fā)射參數(shù)是一個涉及多個步驟的過程,具體步驟可能因信令測試儀的型號和品牌而有所不同。以下是一個通用的設(shè)置信令測試儀發(fā)射參數(shù)的步驟指南:一、準(zhǔn)備階段 確認(rèn)信令測試儀型號與規(guī)格: 在設(shè)置
    發(fā)表于 03-24 14:31