基于Vivado下怎么找到關(guān)鍵路徑？
什么是關(guān)鍵路徑？
關(guān)鍵路徑分為兩類：一類是時序違例的路徑，主要是建立時間違例；
另一類是時序沒有違例，但邏輯級數(shù)較高的路徑。當(dāng)然，第一類路徑中可能會包含第二類路徑。
對于第一類路徑，其違例的原因無外乎邏輯延遲太大、線延遲太大或者時鐘Skew太大等?？梢愿鶕?jù)具體原因?qū)ΠY下藥。對于第二類路徑，其“副作用”比較明顯：
工具犧牲了其他路徑換取了這類路徑的收斂，最終我們可能會看到時序違例的路徑反倒是那些邏輯級數(shù)很低甚至為0的路徑，而這類路徑通常已經(jīng)沒有什么優(yōu)化空間了。此時，要實現(xiàn)整個設(shè)計的時序收斂就變得捉襟見肘了。
因此，在設(shè)計早期找到這類路徑至關(guān)重要。
編輯：jq
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
時鐘
+關(guān)注
關(guān)注
11文章
1955瀏覽量
134615 -
路徑
+關(guān)注
關(guān)注
0文章
50瀏覽量
12732
原文標(biāo)題：Vivado下如何找關(guān)鍵路徑？
文章出處：【微信號：Lauren_FPGA，微信公眾號：FPGA技術(shù)驛站】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
利用 NucleiStudio IDE 和 vivado 進(jìn)行軟硬件聯(lián)合仿真
://www.rvmcu.com/community-topic-id-340.html
6.在vivado下新建一個工程，添加所有的rtl代碼以及tb。
7.將e203_defines.v設(shè)置
發(fā)表于 11-05 13:56
vivado時序分析相關(guān)經(jīng)驗
vivado綜合后時序為例主要是有兩種原因?qū)е拢?1，太多的邏輯級
2，太高的扇出
分析時序違例的具體位置以及原因可以使用一些tcl命令方便快速得到路徑信息
發(fā)表于 10-30 06:58
在Windows10上運(yùn)行vivado使用tcl文件創(chuàng)建E203項目路徑錯誤的問題
軟件版本是vivado2020.1，開發(fā)板是MCU200T。由于習(xí)慣使用了Windows系統(tǒng)所以想在Windows上創(chuàng)建vivado項目進(jìn)行開發(fā)。但是由于Makefile更適合Linux系統(tǒng)，所以
發(fā)表于 10-28 07:19
win10環(huán)境下使用vivado生成.bit與.mcs文件
，這里介紹一種可以直接在windows環(huán)境下使用vivado生成system.bit和system.mcs文件的方法。
1.在windows環(huán)境安裝vivado，準(zhǔn)備好e203_hbirdv2工程
發(fā)表于 10-27 08:25
沒有開發(fā)板的情況，在Vivado上進(jìn)行蜂鳥E203的基礎(chǔ)內(nèi)核的drystone跑分
由于開發(fā)板可能不能第一時間拿到手，而這時候我們要開始相關(guān)的工作，所以我們需要找到一種方法在沒有開發(fā)板下能夠推進(jìn)進(jìn)度，本文主要介紹在Vivado下進(jìn)行drystone的仿真跑分。
創(chuàng)建一
發(fā)表于 10-27 06:35
在vivado上進(jìn)行benchmark跑分(微架構(gòu)優(yōu)化之前)
本文修正了該分享https://www.rvmcu.com/community-topic-id-1266.html 中關(guān)于coremark跑分的一點錯誤。
先找到coremark仿真文件
發(fā)表于 10-24 09:39
沒有開發(fā)板的情況下，在Vivado上進(jìn)行蜂鳥E203的基礎(chǔ)內(nèi)核的drystone跑分
由于開發(fā)板可能不能第一時間拿到手，而這時候我們要開始相關(guān)的工作，所以我們需要找到一種方法在沒有開發(fā)板下能夠推進(jìn)進(jìn)度，本文主要介紹在Vivado下進(jìn)行drystone的仿真跑分。
創(chuàng)建一
發(fā)表于 10-24 07:36
vcs和vivado聯(lián)合仿真
我們在做參賽課題的過程中發(fā)現(xiàn)，上FPGA開發(fā)板跑系統(tǒng)時，有時需要添加vivado的ip核。但是vivado仿真比較慢，vcs也不能直接對添加了vivado ip核的soc系統(tǒng)進(jìn)行仿真。在這種情況
發(fā)表于 10-24 07:28
如何在vivado上基于二進(jìn)制碼對指令運(yùn)行狀態(tài)進(jìn)行判斷
vivado仿真運(yùn)行判斷狀態(tài)是否正確。
獲取二進(jìn)制代碼
在Nucleistudio中打開相關(guān)項目的Properties，按路徑打開C/C++ Build ->setting，找到
發(fā)表于 10-24 06:46
在vivado上基于二進(jìn)制碼對指令運(yùn)行狀態(tài)進(jìn)行判斷
vivado仿真運(yùn)行判斷狀態(tài)是否正確。
獲取二進(jìn)制代碼
在Nucleistudio中打開相關(guān)項目的Properties，按路徑打開C/C++ Build ->setting，找到
發(fā)表于 10-24 06:31
vivado仿真時GSR信號的影響
利用vivado進(jìn)行設(shè)計xilinx FPGA時，寫完設(shè)計代碼和仿真代碼后，點擊run simulation（啟動modelsim進(jìn)行仿真）。
STM32CUBEIDE使用UCOS的時候，頭文件路徑已經(jīng)添加了，依舊提示未找到路徑怎么解決？
在使用UCOS的時候，頭文件路徑已經(jīng)添加了，他依舊提示未找到路徑怎么解決
發(fā)表于 07-25 06:28
Vivado無法選中開發(fā)板的常見原因及解決方法
對應(yīng)的器件信息和約束文件（XDC），大大簡化工程初始化流程。然而，在某些情況下，我們可能會發(fā)現(xiàn) Vivado 的界面中無法選中目標(biāo)開發(fā)板，導(dǎo)致只能手動選擇器件。那么，遇到這種情況該如何處理呢？
如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果
本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果（以 Vivado 2024.2 為例）。
具身智能工業(yè)機(jī)器人路徑規(guī)劃算法成為破局關(guān)鍵
在工業(yè)4.0與智能制造深度融合的今天，傳統(tǒng)路徑規(guī)劃算法已難以滿足動態(tài)生產(chǎn)環(huán)境的需求。面對復(fù)雜場景下的高精度避障、實時決策與多任務(wù)協(xié)同挑戰(zhàn)，具身智能工業(yè)機(jī)器人路徑規(guī)劃算法成為破局關(guān)鍵。作
工商網(wǎng)監(jiān)
評論